1、第5章習題參考答案1請在括號內填入適當答案。在CPU中：(1)保存當前正在執行的指令的寄存器是（ IR ）；(2)保存當前正在執行的指令地址的寄存器是（ AR ）(3)算術邏輯運算結果通常放在（ DR ）和（ 通用寄存器 ）。2參見圖5.15的數據通路。畫出存數指令“STO Rl，(R2)”的指令周期流程圖，其含義是將寄存器Rl的內容傳送至(R2)為地址的主存單元中。標出各微操作信號序列。解：STO R1, (R2)的指令流程圖及微操作信號序列如下：3參見圖5.15的數據通路，畫出取數指令“LAD (R3)，R0”的指令周期流程圖，其含義是將(R3)為地址主存單元的內容取至寄存器R2中，標出各

2、微操作控制信號序列。解：LAD R3, (R0)的指令流程圖及為操作信號序列如下：4假設主脈沖源頻率為10MHz，要求產生5個等間隔的節拍脈沖，試畫出時序產生器的邏輯圖。解：5如果在一個CPU周期中要產生3個節拍脈沖；Tl200ns，T2=400ns，T3=200ns，試畫出時序產生器邏輯圖。解：取節拍脈沖Tl、T2、T3的寬度為時鐘周期或者是時鐘周期的倍數即可。所以取時鐘源提供的時鐘周期為200ns，即，其頻率為5MHz.；由于要輸出3個節拍脈沖信號，而T3的寬度為2個時鐘周期，也就是一個節拍電位的時間是4個時鐘周期，所以除了C4外，還需要3個觸發器Cl、C2、C3；并令；，由此可畫出邏輯電

3、路圖如下：6假設某機器有80條指令，平均每條指令由4條微指令組成，其中有一條取指微指令是所有指令公用的。已知微指令長度為32位，請估算控制存儲器容量。解：80條指令，平均每條指令由4條微指令組成，其中有一條公用微指令，所以總微指令條數為80´ (4-1)+1=241條微指令，每條微指令32位，所以控存容量為：241´32位7某ALU器件是用模式控制碼M S3 S2 S1 C來控制執行不同的算術運算和邏輯操作。下表列出各條指令所要求的模式控制碼，其中y為二進制變量，為0或l任選。 試以指令碼(A，B，H，D，E，F，G)為輸入變量，寫出控制參數M，S3，S2，Sl，C的邏輯表

4、達式。指令碼MS3S2S1CA, BH, DEFG0000101010111111001101y yf解：由表可列如下邏輯方程M=GS3=H+D+FS2=A+B+D+H+E+F+GS1=A+B+F+GC=H+D+Ey+Fy8某機有8條微指令I1I8，每條微指令所包含的微命令控制信號如下表所示。aj分別對應10種不同性質的微命令信號。假設一條微指令的控制字段僅限為8位，請安排微指令的控制字段格式。微指令abcdefghijI1ÖÖÖÖÖI2ÖÖÖÖI3ÖÖI4ÖI5Ö

5、ÖÖÖI6ÖÖÖI7ÖÖÖI8ÖÖÖ解：因為有10種不同性質的微命令信號，如果采用直接表示法則需要10位控制字段，現控制字段僅限于8位，那么，為了壓縮控制字段的長度，必須設法把一個微指令周期中的互斥性微命令組合在一個小組中，進行分組譯碼。經分析，(e,f,h)和(b,i,j)、或(d,i,j)和(e,f,h)、或(g,b,j)和(i,f,h)均是不可能同時出現的互斥信號，所以可將其通過2:4譯碼后輸出三個微命令信號(00表示該組所有的微命令均無效)，而其余四個微命令信號用直接

6、表示方式。因此可用下面的格式安排控制字段。e f hb i j­ ­ ­­ ­ ­a c d gX XX X或：e f hd i j­ ­ ­­ ­ ­a b c gX XX X或：f h ib g j­ ­ ­­ ­ ­a c d eX XX X9微地址轉移邏輯表達式如下： A8 = P1·IR6·T4 A7 = P1·IR5·T4 A6 = P2·C·T

7、4其中A8A6為微地址寄存器相應位，P1和P2為判別標志，C為進位標志，IR5和IR6為指令寄存器的相應位，T4為時鐘周期信號。說明上述邏輯表達式的含義，畫出微地址轉移邏輯圖。解：A5=P3·IR5·T4A4=P3·IR4·T4A3=P1·IR3·T4A2=P1·IR2·T4A1=P1·IR1·T4A0=P1·IR0·T4+P2·C·T4用觸發器強置端(低有效)修改，前5個表達式用“與非”門實現，最后1個用“與或非”門實現A2、A1、A0觸發器的微地址轉移

8、邏輯圖如下： （其他略）10某計算機有如下部件，ALU，移位器，主存M，主存數據寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0R3，暫存器C和D。 (1)請將各邏輯部件組成一個數據通路，并標明數據流動方向。(2)畫出“ADD R1，R2”指令的指令周期流程圖。解：(1) 設該系統為單總線結構，暫存器C和D用于ALU的輸入端數據暫存，移位器作為ALU輸出端的緩沖器，可對ALU的運算結果進行附加操作，則數據通路可設計如下：(2) 根據上面的數據通路，可畫出“ADD R1，R2”(設R1為目的寄存器)的指令周期流程圖如下：11已知某機采用微程序控制方式，控存容量為512*48位。

9、微程序可在整個控存中實現轉移，控制微程序轉移的條件共4個，微指令采用水平型格式，后繼微指令地址采用斷定方式。請問； (1)微指令的三個字段分別應為多少位? (2)畫出對應這種微指令格式的微程序控制器邏輯框圖。解：(1) 因為容量為512*48位，所以下址字段需用9位，控制微程序轉移的條件有4個，所以判別測試字段需4位或（3位譯碼），因此操作控制字段的位數48-9-4=35位(或48-9-3=36位)(2)微程序控制器邏輯框圖參見教材P.147圖5.23控制存儲器地址譯碼微地址寄存器OPP字段 控制字段地址轉移邏輯狀態條件指令寄存器IR微命令信號 微命令寄存器12今有4級流水線，分別完成取指、指

10、令譯碼并取數、運算、送結果四步操作。今假設完成各步 操作的時間依次為100ns，100ns，80ns，50ns。請問； (1)流水線的操作周期應設計為多少? (2)若相鄰兩條指令發生數據相關，而且在硬件上不采取措施，那么第2條指令要推遲多少時間進行? (3)如果在硬件設計上加以改進，至少需推遲多少時間?答：(1) 流水操作周期為max(100,100,80,50)=100ns(2)若相鄰兩條指令發生數據相關，而且在硬件上不采取措施，那么在第1條指令“送結果”步驟完成后，第2條指令的“取數”步驟才能開始，也就是說，第2條指令要推遲兩個操作周期，即200ns才能進行。(3) 如果在硬件設計上加以改

11、進，采用定向傳送的技術，則只要第1條指令完成“運算”的步驟，第2條指令就可以“取數”了，因此至少需推遲100ns。13指令流水線有取指(IF)、譯碼(ID)、執行(EX)、訪存(MEM)、寫回寄存器堆(WB)五個過程段，共有20條指令連續輸入此流水線。 (1)畫出流水處理的時空圖，假設時鐘周期為100ns。 (2)求流水線的實際吞吐率(單位時間里執行完畢的指令數)。 (3)求流水線的加速比。解：(1) 流水處理的空圖如下，其中每個流水操作周期為100ns：空間SI1I2I15I16I17I18I19I20WBI1I2¼I15I16I17I18I19I20MEMI1I2I3¼

12、I16I17I18I19I20EXI1I2I3I4¼I17I18I19I20IDI1I2I3I4I5¼I18I19I20IFI1I2I3I4I5I6¼I19I20123456¼192021222324時間T(2) 流水線的實際吞吐量：執行20條指令共用5+1´19=24個流水周期，共2400ns，所以實際吞吐率為：(3) 流水線的加速比為 ： 設流水線操作周期為， 則n指令串行經過k個過程段的時間為n*k* ； 而n條指令經過可并行的k段流水線時所需的時間為(k+n-1)*； 故20條指令經過5個過程段的加速比為： 14用時空圖法證明流水計算機

13、比非流水計算機具有更高的吞吐率。解：設流水計算機的指令流水線分為4個過程段：IF、ID、EX、WB，則流水計算機的時空圖如下：空間SI1I2I3I4I5WBI1I2I3I4I5EXI1I2I3I4I5I6IDI1I2I3I4I5I6I7IFI1I2I3I4I5I6I7I812345678時間T非流水計算機的時空圖：空間SI1I2WBI1I2EXI1I2IDI1I2IFI1I212345678時間T由圖中可以看出，同樣的8個操作周期內，流水計算機執行完了5條指令，而非流水計算機只執行完了2條指令；由此，可看出流水計算機比非流水計算機具有更高的吞吐率。15用定量描述法證明流水計算機比非流水計算機具

14、有更高的吞吐率。證明：設流水計算機具有k級流水線，每個操作周期的時間為t，執行n條指令的時間為：；吞吐率為：而非流水計算機，執行n條指令的時間為：；吞吐率為：當n=1時，；當n>1時，即：流水計算機具有更高的吞吐率。16判斷以下三組指令中各存在哪種類型的數據相關? (1) I1 LAD R1，A ； M(A)R1，M(A)是存儲器單元 I2 ADD R2，Rl ； (R2)+(R1)R2 (2) I1 ADD R3，R4 ； (R3)+(R4)R3 I2 MUL R4，R5 ； (R4)´(R5)R4 (3) I1 LAD R6，B ； M(B)R6，M(B)是存儲器單元I2

15、MUL R6，R7 ； (R6)´ (R7)R6解：(1) I1的運算結果應該先寫入R1，然后再在I2中讀取R1的內容作為操作數，所以是發生RAW (“寫后讀”)相關(2) WAR(3) RAW和WAW兩種相關17參考圖5.39所示的超標量流水線結構模型，現有如下6條指令序列： I1 LAD R1，B ； M(B)R1，M(B)是存儲器單元 I2 SUB R2，Rl ； (R2)-(R1)R2 I3 MUL R3，R4 ； (R3)*(R4)R3 I4 ADD R4，R5 ； (R4)+(R5)R4 I5 LAD R6，A ； M(A)R6，M(A)是存儲器單元 I6 ADD R6，R7 ； (R6)+(R7)R6 請畫出：(1)按序發射按序完成各段推進情況圖。 (2)按序發射按序完成的流水線時空圖。解：(1) 按序發射按序完成各段推進情況圖如下(仍設F、D