1、數字電路與邏輯設計綜合練習題及解答第一部分習題一、 填空1 將十進制數轉換成等值的二進制數、十六進制數。（51625）10 = （）2= （）162（1997）10= （）余3BCD= （）8421BCD3（BF.5）16= （）24一位二進制數只有2個數，四位二進制數有個數；為計64個數，需要位二進制數。5二進制數（1101.1011）2的等值八進制數是（ ）8。6二進制數（1101.101）2的等值十進制數是（ ）10。7.欲對100個對象進行二進制編碼，則至少需要（ ）位二進制數。8.二進制數為000000111111能代表（ ）個十進制整數。9為將信息碼10110010配成奇校驗碼，其

2、配奇位的邏輯值為；為將信息碼01101101配成偶校驗碼，其配偶位的邏輯值為。10格雷碼的特點是。11n變量函數的每一個最小項有個相領項。12當時，同一邏輯函數的兩個最小項（ ）。13變量的邏輯函數，為最小項，則有（ ）。14邏輯函數的反函數 （ ）。15邏輯函數的對偶函數是 （ ）。16多變量同或運算時， 0，則0的個數必須為（ ）。17邏輯函數的最小項表達式為（ ）。18. 邏輯函數的最簡與或式為F( )。19邏輯函數（ ）。20巳知函數的對偶式，則它的原函數F（ ）。*21.正邏輯約定是（）、（）。22雙極型三極管由截止狀態過渡到飽和狀態所需的過渡時間稱為時間，它由時間和時間兩部分組成，

3、可用等式描述。23雙極型三極管由飽和狀態過渡到截止狀態所需的過渡時間稱為時間，它由時間和時間兩部分組成，可用等式描述。24三極管反相器（或與非門）帶灌電流負載時，負載電流的方向是從，此時反相器（或與非門）輸出電平。25三極管反相器（或與非門）帶拉電流負載時，負載電流的方向是從，此時反相器（或與非門）輸出電平。26輸入端的噪聲容限說明。噪聲容限越大說明該門的。27TTL與非門的導通延遲時間用表示，是截止延遲時間。平均傳輸延遲時間t pd =。28兩個OC門的輸出端（F 1 和F 2 ）可以，后的輸出F與F 1 、F 2 之間的邏輯關系是，并稱這種連接的邏輯關系為邏輯。29三態門的輸出有三種狀態，

4、分別為：態，態和態。30CMOS門電路的兩種基本單元電路是：管和管串接的與管和管并接的。31ECL電路的抗干擾能力（填高或低），其工作速度在各種集成電路中（填最高或最低）。32在TTL與CMOS、ECL電路連接問題上，為了保證電路能夠正常工作，主要需解決的問題就是和問題。 *33組合電路在邏輯功能上的特點是：。34組合電路在電路結構上的特點是：。35觸發器的基本性質是。36同步觸發器和主從邊沿觸發器的根本區別在于，。37與非門組成的基本觸發器具有記憶能力的根本原因是由于。38JK觸發器在任意狀態下，為使次態為“0”，應使J，K。39T觸發器是一種觸發器，當T1時；T0時。40主從觸發器只在CP

5、沿改變狀態，而維持阻塞觸發器只在CP沿改變狀態。同步觸發器在CP時均可改變狀態。*41時序電路按時鐘脈沖的驅動情況可以分成和兩大類。42計數器是一種能的時序電路。43n位同步二進制加計數器的構成方法是：將n個無空翻的觸發器分別接成觸發器，使T，進位CO，計數脈沖CP直接接觸發器的CP端。44移存器的串入并出功能可以實現。45設移位脈沖（CP）頻率為1MHz，某串行碼經16級移存器串入串出后，其延時時間為。二、選擇題：1等于（36.7）10的8421BCD編碼是（ ）。 A. 0110110.101 B. 0011110.1110 C. 00110110.0111 D. 110110.1112（

6、6B.2）16等值二進制數是（ ）。 A. 1101011.001 B. 01101010.01 C. 11101011.01 D. 01100111.013.若輸入變量A，B全為1時，輸出F=0，則其輸出與輸入的關系是( )。A. 異或 B. 同或 C與非 D. 或非 4. 在何種情況下，“或非”運算的結果是邏輯“0”。( ) A全部輸入為“0” B全部輸入為“1” C. 任一輸入為“0”，其他輸入為“1” D. 任一輸入為“1”5. ,它們的邏輯關系是（ ）。A. B. C. D.和互為對偶式6.數字信號和模擬信號的不同之處是（）A. 數字信號在大小上不連續，時間上連續，而模擬信號則相反。

7、B. 數字信號在大小上連續，時間上不連續，而模擬信號則相反。C. 數字信號在大小和時間上均不連續，而模擬信號則相反。D. 數字信號在大小和時間上均連續，而模擬信號則相反。7.已知F=，選出下列（）可以肯定使F=0的情況：A. A=0,BC=1B.B=1,C=1B. C=1,D=0D.BC=1,D=18.一四輸入端與非門，使其輸出為0的輸入變量取值組合有（）種。A. 15B.8B. 7D.19已知二變量輸入邏輯門的輸入A、B和輸出F的波形如圖所示，判斷是（）邏輯門的波形。A.與非門B.異或門C.同或門D.無法判斷10. 一個16選1的數據選擇器（十六路數據選擇器），其地址輸入（選擇控制輸入）端有

8、( )。A1個 B. 2個 C4個 D8個11摩爾型時序電路的輸出( )A僅同當前外輸入有關 B. 僅同電路內部狀態有關C. 既與外輸入也與內部狀態有關 D. 與外輸入和內部狀態都無關12. n個觸發器構成的扭環計數器中，無效狀態有( )個。A BCD13一位842lBCD碼計數器至少需要( )個觸發器。A3 B4 C5 D1014時序邏輯電路中一定包含 。A. 觸發器B. 組合邏輯電路C. 移位寄存器D. 譯碼器15由集電極開路門構成的邏輯電路如圖所示，則它所完成的邏輯功能是F（）。A.ABB.C.D.三、分析設計題1用代數法化簡函數FA為最簡與或表達式2將函數式FABBCAC化為最小項表達

9、式3直接寫出函數FA的對偶式F，并用反演規則寫出其反演式4試寫出下列卡諾圖的最小項表達式，并用卡諾圖法求其最簡與或式5用卡諾圖法化簡為最簡與或式FCAD（BC）A6用卡諾圖法化簡為最簡與或式F7化簡邏輯函數8卡諾圖法化簡函數為最簡與或式。四、分析題1CMOS線路圖如圖所示，寫出F的邏輯式，說明它是何種門電路。2電路如圖所示，試對應于A、B、C端的波形畫出該電路的輸出波形。&EN1ENABBCY3分析如下邏輯圖，求出Y1、Y2的邏輯式，列出真值表，指出邏輯功能。4. 設A、B、C為邏輯變量，試回答：（l）若已知AB=AC，則B=C，對嗎？（2）若已知AB=AC，則B=C，對嗎？（3）若已知則B=

10、C，對嗎？5. TTL門電路組成圖(a) (c)所示的電路。試寫出函數F1，F2，F3的邏輯表達式。五、分析設計題1.試分析圖中所示組合邏輯電路，B、C為控制輸入端，A3 A2 A1 A0為數據輸入端。說明該電路具有哪幾種邏輯功能。2用與非門設計一個組合邏輯電路，完成如下功能：只有當三個裁判（包括裁判長），或一個裁判長和另一個裁判認為杠鈴已舉起并符合標準時，按下按鍵，使燈亮（或鈴響），表示此次舉重成功，否則，就表示舉重失敗。3某組合邏輯電路如圖所示，分析該電路實現的邏輯功能。 E A 0 A 1片4Y 0 Y 1 Y 2 Y 3 E A 0 A 1 A 2片1Y 0 Y 7 E A 0 A 1

11、 A 2片0Y 0 Y 7 E A 0 A 1 A 2片2Y 0 Y 7 E A 0 A 1 A 2片3Y 0 Y 7A 0 A 1 A 2注：圖中E為使能端A 3 A 4 4下圖中片04均為譯碼器，指出當輸入代碼為A4 A3 A2 A1 A0=10101時，片03中的哪一片工作？該片中的哪一條輸出線有效？5 分析用四選一數據選擇器構成的電路，寫出Y的最簡與或式。6 分析如下電路，寫出邏輯式，列出真值表，指出邏輯功能。A BF0 00 11 1 10C17 用一個四選一數據選擇器設計實現下述邏輯功能的組合電路。8 用8選1數據選擇器實現邏輯函數F=（2，4，5，7）。9 試用下圖所示的4選1數

12、據選擇器設計一組合電路。從電路的輸入端（A、B、C、D）輸入余3BCD碼，輸出為F。當輸入十進制數碼0、2、4、5、7的對應余3BCD碼時，F=1；輸入其它余3BCD碼時，F=0。（輸入端允許用反變量）YI0I1I2I3 A1 A0YS10用數據選擇器組成的電路如圖所示。試寫出該電路輸出函數的邏輯表達式。六分析設計題1 試畫出如下邏輯電路的P端輸出波形，要求對應CP輸入時鐘和A輸入波形畫出輸出波形P。已知維持阻塞D觸發器的初始狀態為“1”（忽略觸發器的傳輸延遲時間）。2 由主從JK觸發器組成的邏輯電路如下圖所示，試對應CP波形畫出Q的波形。（設觸發器的初始態為“0”，且畫圖時忽略觸發器的延遲時間）。3 邏輯電路及CP、A的電壓波形如下圖所示，試畫出Q的波形。（設觸發器的初始態為“1”，且不考慮器件的傳輸延遲時間）。4設TTL主從JK觸發器的初態為“0”, 輸入端的信號如圖所示，畫出輸出端Q的波形。5.已知維持阻塞D觸發器組成的電路，輸入端的信號如圖所示。（1） 寫出Q端的表達式。（2） 說明B端的作用。（3） 畫出輸出端Q的波形。七分析設計題1 74LS161組成的時序邏輯電路如下圖所示，請對應CP波形畫出輸出Q0 Q1 Q2 Q3的波形。2 用74LS195連接成的電路如圖所示，試分析該電路，列出狀態表，指出其功能、F端的