1、A Model of MOSFETs Second Breakdown Action in Circuit-LevelCUI Qiang1，HAN Yan1，LIU Jun-jie1,2，DONG Shu-rong1，SI Rui-jun11. Institute of Microelectronics and Photoelectronics, Zhejiang University, Hangzhou 310027, China2. Department of Electrical and Computer Engineering, University of Central Florid

2、a, Orlando, FL 32816 USAAbstract: A method to exact the electrical parameters and model the second breakdown action of MOSFETs under ESD （Electro-Static Discharge） on circuit-level, using TCAD simulation, is presented. MOSFET is one of the most important ESD protection devices, and is widely used as

3、 I/O protection device in integrated circuits. We present an accurate macro model of the MOSFET based on deep analyzing of the physical mechanism of the second breakdown, using TCAD simulation. This macro model owns fine convergency and accuracy which are of importance to the simulation of the ESD p

4、rotection ability of the ESD protection network on circuit and system level.Keywords: MOS；second breakdown；circuit-level；macro block；modeling EEACC: 7230MMOS器件二次擊穿行為的電路級宏模塊建模崔強1，韓雁1，劉俊杰1,2，董樹榮1,斯瑞珺11. 浙江大學微電子與光電子研究所，杭州，310027，中國2. 中佛羅里達大學電機系，奧蘭多32816，美國摘要：本文采用一種利用TCAD仿真提取MOS器件在靜電放電現(xiàn)象瞬間大電流情況下的電學參數(shù)，對M

5、OS器件二次擊穿行為進行電路級宏模塊建模。MOS器件是一種重要的靜電放電防護器件，被廣泛地應用為集成電路輸入輸出口的靜電保護器件。用TCAD仿真工具對MOS器件的二次擊穿進行宏模塊建模，該模型能夠正確反映MOS器件二次擊穿的深刻機理，具有良好的精確性和收斂性，這對在電路級以及系統(tǒng)級層面上仿真靜電放電防護網絡的抗靜電沖擊能力有重要意義。 關鍵詞：MOS; 二次擊穿；電路級；宏模塊; 建模中圖分類號：TN45 文獻標識碼：A 文章編號：MOS管器件是一種重要的靜電放電防護器件，被廣泛地應用為集成電路I/O口的靜電保護器件。MOS管器件用于靜電保護器件的時候需要將柵極，源極和襯底接地，漏極和I/O口

6、接同一電平。用MOS器件做ESD防護器件的時候，利用的是MOS管器件的雪崩擊穿特性。柵極接地的MOS器件的外加偏壓在一定值（觸發(fā)電壓）以下時，漏電流很?。欢斖饧悠珘撼^這個值后，MOS器件由于雪崩擊穿導通泄放大電流，同時器件兩端電壓會回滯到某個電壓值（維持電壓），此時柵極接地的MOS管能夠保護集成電路I/O口抵御靜電沖擊。如果靜電電流繼續(xù)上升到二次擊穿電流值后，MOS器件會經歷第二次擊穿的現(xiàn)象。用來作為靜電保護的MOS器件永久毀壞性的“二次擊穿”行為的精確建模與深刻分析鮮見報道。本文將會介紹一種利用TCAD工具對MOS器件的電路級建模的方法。1 兩次擊穿的機理在經歷ESD瞬態(tài)大電流情況下，如

7、果靜電電流足夠大，MOS管會有兩次擊穿現(xiàn)象，分別稱之為“一次擊穿”（雪崩擊穿），和“二次擊穿”（熱電擊穿）。MOS器件的“一次擊穿”是由于漏極反偏PN結在強的反向偏壓下勢壘區(qū)的載流子和晶格原子發(fā)生碰撞，電流顯著增大的物理機理?！岸螕舸眲t是由于漏極反偏PN結流過較大的反向電流產生大量的熱，器件燒毀短路的物理現(xiàn)象。MOS管的“一次擊穿”是可以恢復的，只要及時停止外部注入功率，MOS管不會永久損壞。135而“二次擊穿”會造成 MOS器件的永久損壞。本文根據(jù)一次擊穿和二次擊穿的物理機理，用不同的模塊搭建MOS管器件的電路級模型。1.1 雪崩擊穿的機理MOS器件的“一次擊穿”（雪崩擊穿）可以用如圖1

8、所示的宏模塊來建模。雪崩電流Igen=（M-1）（Ic +Ids）；雪崩倍增因子M=exph1（vd-vd1）+ exph2（vd-vd2）；體電阻Rsub=R0 + R1 +R2，其中R1是漏極電阻，R2是MOS器件的溝道電阻，R3是器件的源極電阻；寄生BJT管采用Gummel-Pool模型；Rd代表該MOS器件的接觸電阻。圖1 雪崩擊穿宏模塊1.2 熱電擊穿的熱源機理利用圖2，圖3所示的熱源模型來對MOS管的二次擊穿行為進行電路級宏模塊建模。二次擊穿的建模需要對進入二次擊穿狀態(tài)的器件端口的電學判決條件和二次擊穿后的器件電學特性進行建模。電學判決條件的建模需要一個能夠精確描述MOS管二次擊穿

9、機理的模型。MOS管中的二次擊穿主要原因是外界注入的強電流使漏極和阱區(qū)之間產生的溫度積聚效應。當漏極和襯底間的區(qū)域由于溫度升高產生的載流子越來越多，器件電阻率下降，這樣將允許通過更大的電流，這反過來又會進一步提高器件溫度。器件內部的強電流不會再均勻流過結區(qū)，而是會集中于一個小區(qū)域。小區(qū)域中的電流集中及其引起的加熱將在器件內部形成熱斑。當熱斑的溫度達到1688K時，MOS管將會熔化，漏極和襯底間的的結區(qū)將會徹底短路46-8。我們可以用黑箱熱源模型來對進入二次擊穿狀態(tài)的電學判決條件進行建模2。這個修正的模型假設所有的功率集中在漏極和阱區(qū)之間的水平方向為b，立方體的上下方向長度為c，立方體的縱向深度

10、方向為a立方體內（如圖3所示）。而器件內部最熱點溫度Tmax=T0+T，其中T0是器件的初始溫度，T與P（t） 關系滿足分段函數(shù)式14：P=abcCpTtt(0tc)（1）P=(tcttb)（2）P=4KaTlnt/t(tbtta)（3）b+2c/bP=(tta)（4）這里，K是熱導率，Cp是比熱，D是熱擴散率（式5），是硅的密度，ta， tb， tc分別是三個時間常數(shù)（式68）。這樣我們就能夠計算出每個時刻下的最熱點溫度Tmax（t），以及計算出此時由于最熱溫度引起的熱產生載流子nd。如果這個nd超過了器件的背景摻雜濃度，則說明了該ESD防護器件會進入熱電失控狀態(tài)。換算公式如式（9）所示。D

11、=K（5） Cpta=a2（6） 4Dt=b2b （7） 4Dt（8）c=c4D33n26.37710d=1.691019expTmaxT300 （9） max對二次擊穿后的器件電學特性進行建模，主要是對高溫下的熱電阻的建模?？梢岳肨CAD工具對MOS器件設置一個特定的高溫，仿真出MOS器件此時的電阻大小，將這個電阻率寫入到“二次擊穿”的熱電阻模塊中，可以在電路級層面上較為精確地描述MOS器件“二次擊穿”之后的電阻。圖2 NMOS器件結構圖3 矩形熱源黑箱模型2 電路級宏模塊建模如圖4所示，可以用一個標準單元庫中的MOS管（100um寬），5個輔助寄生模塊以及1個調節(jié)電阻來等效瞬間大電流情況

12、下4端口MOS管器件的擊穿特性。調節(jié)電阻Rd用來等效MOS管結構的接觸電阻。雪崩電流模塊IGEN，雪崩電阻模塊RSUB，和寄生三極管模塊PBJT可以刻畫出“一次擊穿”（雪崩擊穿）特性。熱敏感失控行為模塊Switch和熱電阻模塊Rthermal可以較為精確地仿真出“二次擊穿”（熱電擊穿）的電學行為。圖4 “二次擊穿”宏模塊電路圖第一步，計算出MOS管內部的功率。V（Sin,Path0）=Nd0） begin V（Path,Path1）+0; I（Path,Path0）+0; end else begin V（Path,Path0）+0; I（Path,Path1）+0; end熱電阻模塊Rthe

13、rmal中描述熱電擊穿后MOS管結構電阻的VerilogA源代碼如下：V（Ia,Ic）+0; V（Ra,Rc） + R0*I（Ra,Rc）+ V0;其中Ia，Ic作為熱電阻的電流輸入輸出端，Ra，Rc是作為熱電阻的電壓端口，V0是MOS管的起始參考電壓。雪崩電流模塊IGEN，雪崩電阻模塊RSUB，和寄生三極管模塊PBJT可以利用現(xiàn)有的模型參數(shù)導入到VerilongA源代碼中，這可以描述MOS管的“一次擊穿”特性。在5個模塊用VerilogA源代碼編寫好之后，建立相應的模塊可以導入到Candence集成工具中建立電路級模型。3 結果與分析在搭建好MOS管宏模塊電路級模型之后，可以用這個宏模塊模型

14、來仿真ESD情況下的二次擊穿行為。如圖5所示，MOS管用作集成電路的輸入輸出I/O保護時通常柵極（Gate），源級（Source）以及體端（Body）接地，漏極（Drain）和輸入輸出I/O并聯(lián)接在一起。直流電流源I2是用來掃描不同取值的ESD電流。圖5 仿真電路在如圖6所示的圖中一次擊穿的觸發(fā)點電壓7.49V，觸發(fā)電流是1mA；器件觸發(fā)回滯之后維持電壓4.91V；二次擊穿電流2.39A，二次擊穿電壓6.01V；二次擊穿后的器件電壓是955mV?！耙淮螕舸秉c觸發(fā)電壓值和維持電壓值由雪崩電流模塊IGEN中的雪崩因子M的表達式來決定，雪崩因子M的表達式可以通過實測數(shù)據(jù)或者TCAD仿真數(shù)據(jù)提取出來

15、?！耙淮螕舸秉c和“二次擊穿”點之間維持電壓狀態(tài)的導通電阻值Ron由MOS管宏模塊中的調節(jié)電阻Rd的取值決定?！岸螕舸秉c的電流電壓值和熱敏感失控行為模塊Switch中該MOS管的空間尺寸以及該工藝下的漏極和P型阱的摻雜濃度有關。該宏模塊模型參數(shù)的定義正確地反映了MOS管器件“二次擊穿”行為的物理機理，仿真速度快，具有良好的精確性和收斂性。圖6 Cadence軟件中Spectre工具的仿真結果4 結論本文用TCAD仿真工具對MOS器件的“二次擊穿”進行宏模塊建模，該模型基于MOS器件 “二次擊穿”的深刻機理，通過熱敏感失控行為模塊Switch和熱電阻模塊Rthermal描述MOS器件的“二次

16、擊穿”行為。該宏模塊電路級模型具有良好的精確性和收斂性，對在電路級以及系統(tǒng)級層面上仿真ESD防護網絡的抗靜電沖擊能力有重要意義。參考文獻1 X. Y. Zhang, Modeling and Characterization of SubstrateResistance for Deep Submicron ESD Protection Devices D.U.S.A:Stanford University, August 2002.2 Amerasekera A.,van Roozendaal L., Bruines J., andKuper F., Characterization and

17、 Modeling of Second Breakdown in NMOSTs for the Extraction of ESD-Related Process and Design Parameters J. IEEETransactions on Electro Devices, 1991, 38 （9）: 2161-2168.3 Ajith Amerasekera, Charvaka Duvvury, Warren Anderson,Horst Gieser, and Sridhar Ramaswamy, ESD in Silicon Integrated Circuits M, Ed

18、ition 2, JOHN WILEY and SONS ,2002: 350-3894 Javier A. Salcedo, Juin J. Liou, Zhiwei Liu, and James E.Vinson , TCAD Methodology for Design of SCR Devices for Electrostatic Discharge （ESD） Applications J, IEEE Trans. Electron Devices, 2007, 54 （54）: 822-832. 5 Tremouilles D., Bertrand G.,Bafleur M.,

19、Beaudoin F.,Perdu P., and Lescouzeres L., TCAD and SPICE modeling help solve ESD protection issues in analog CMOS technologyC, Microelectronics, 2002. MIEL 2002. 23rd International Conference on, 2: 749 -752. 6 Salamero C., Nolhier N., Gendron A., Bafleur M., BesseP. , and Zecri M., TCAD Methodology for ESD Robustness Prediction of Smart Power ESD Devices J, IEEE Trans. Device and Materials Reliability, 2006, 6（6）: 399-407