1、汽車電工電子基礎項目六 數字電路分析與應用學習目標 1. 1.理解數字電路的概念及其特點，掌握十進制與二進制間理解數字電路的概念及其特點，掌握十進制與二進制間 的相互轉換；的相互轉換； 2. 2.掌握門電路的符號、邏輯表達式及邏輯功能；掌握門電路的符號、邏輯表達式及邏輯功能； 3. 3.掌握幾種基礎觸發器的符號及邏輯功能；掌握幾種基礎觸發器的符號及邏輯功能； 4. 4.了解計數器與寄存器的工作原理；了解計數器與寄存器的工作原理； 5. 5.掌握掌握555555定時器的工作原理，理解其應用；定時器的工作原理，理解其應用； 6. 6.了解數字電路在汽車中的應用。了解數字電路在汽車中的應用。 任務1

2、 1 數字電路的認識 一、數字電路的認識一、數字電路的認識電子電路包括模擬電路和數字電路。電子電路包括模擬電路和數字電路。1 1、模擬電路、模擬電路 模擬電路是處理模擬信號的電路；模擬電路是處理模擬信號的電路； 模擬信號：隨著時間連續變化的信號。模擬信號：隨著時間連續變化的信號。模擬信號模擬信號模擬信號模擬信號2 2、數字電路、數字電路 數字電路是處理數字信號的電路；數字電路是處理數字信號的電路； 數字信號：不隨著時間連續變化的信號。數字信號：不隨著時間連續變化的信號。數字信號數字信號。正邏輯：正邏輯：負邏輯：負邏輯：3 3、數字電路的特點、數字電路的特點基本電路簡單，易于實現。基本電路簡單，

3、易于實現。 抗干擾能力強，工作可靠。抗干擾能力強，工作可靠。 數字信號便于長期存儲。數字信號便于長期存儲。 更適合傳輸和處理。更適合傳輸和處理。二、數制和碼制二、數制和碼制1 1、數制、數制(1) (1) 十進制十進制基數：基數：1010數碼：數碼：0909進位原則：進位原則：逢十進一，即：逢十進一，即：9 91 11010。十進制的展開：十進制的展開：2101210210710610410272.246式中，式中，10 10 2 2 、10 10 1 1 、10100 0 為十進制的權，而小數點以右數碼的為十進制的權，而小數點以右數碼的權值是權值是1010的負冪。的負冪。 (2) (2) 二

4、進制二進制基數：基數：2 2數碼：數碼：0101進位原則：進位原則：逢二進一，即：逢二進一，即：1 11 11010。二進制的展開：二進制的展開：01234212120202110011式中，式中，2 23 3、2 2 2 2 、2 2 1 1 、2 20 0 為二進制的權。為二進制的權。(3) (3) 二進制與十進制間的轉換二進制與十進制間的轉換二進制轉換為十進制二進制轉換為十進制方法：將二進制按權展開相加方法：將二進制按權展開相加如：如：DB)11(2121202021)10011(01234（注：下標（注：下標D D表示十進制，下標表示十進制，下標B B表示二進制）表示二進制）十進制轉換

5、為二進制十進制轉換為二進制方法：除數取余法方法：除數取余法如：將十進制的如：將十進制的1313轉換成二進制轉換成二進制所以，所以，BD)1101()13(2 2、碼制、碼制代碼：表示事物時不再有數量的大小，只是不同事物的代號。如身份證號、代碼：表示事物時不再有數量的大小，只是不同事物的代號。如身份證號、學號。學號。碼制：在編制代碼時要遵循的規則。碼制：在編制代碼時要遵循的規則。8421BCD8421BCD碼碼是常用的一種是常用的一種BCDBCD碼。它由碼。它由4 4位二進制數位二進制數00000000到到10011001組成，依次組成，依次代表十進制的代表十進制的1 1到到9 9 。 如上表所

6、示，碼中如上表所示，碼中4 4位二進制數從左到右依次代表位權位二進制數從左到右依次代表位權8 8，位權，位權4 4，位權，位權2 2，位權，位權1 1，因此稱為，因此稱為8421BCD8421BCD碼。其和十進制之間的轉換過程如下：碼。其和十進制之間的轉換過程如下： DBCD)5(01204180)0101(8421DBCD)9041()0000011001000001(8421 任務2 2 門電路的認識和驗證 數字電路的輸出信號和輸入信號之間是具有一定因果關系的，這種數字電路的輸出信號和輸入信號之間是具有一定因果關系的，這種信號間的因果關系稱為信號間的因果關系稱為邏輯關系邏輯關系，因此數字電

7、路又稱為，因此數字電路又稱為邏輯電路邏輯電路。邏輯。邏輯電路的基本單元有兩個：門電路和觸發器。電路的基本單元有兩個：門電路和觸發器。 邏輯電路中實現最基本邏輯關系的電路稱為邏輯電路中實現最基本邏輯關系的電路稱為邏輯門電路邏輯門電路，簡稱為，簡稱為門門電路電路。最基本的門電路有與門、或門、非門、與非門和或非門。最基本的門電路有與門、或門、非門、與非門和或非門。 1 1、與門、與門 與門與門是指能夠實現與運算的電路。只有決定事物結果的全部是指能夠實現與運算的電路。只有決定事物結果的全部條件同時具備時，結果才發生，這種因果關系叫邏輯與，或者條件同時具備時，結果才發生，這種因果關系叫邏輯與，或者叫邏輯

8、相乘叫邏輯相乘 。&ABYY=A B=AB設設0 0表示開關斷開以及燈不亮；表示開關斷開以及燈不亮；1 1表示開關閉合以及燈亮，則當開關表示開關閉合以及燈亮，則當開關A A與與B B均閉合時，燈均閉合時，燈Y Y才亮才亮 a) 與邏輯關系 b) 與邏輯真值表 邏輯關系是邏輯關系是“全全1 1出出1 1，有，有0 0出出0 0”。 2 2、或門、或門 或門或門是指能夠實現或運算的電路。是指能夠實現或運算的電路。在決定事物結果的諸條件在決定事物結果的諸條件中只要有任何一個滿足，結果就會發生。這種因果關系中只要有任何一個滿足，結果就會發生。這種因果關系叫邏輯或，或者叫邏輯相加叫邏輯或，或者叫

9、邏輯相加 1ABYY=A+B 開關開關A與與B只要有一個閉合，燈只要有一個閉合，燈Y就亮就亮 a) 或邏輯關系 b) 或邏輯真值表 邏輯關系是邏輯關系是“全全1 1出出1 1，全，全0 0出出0 0”。 3 3、非門、非門 非門非門是指能夠實現或運算的電路。是指能夠實現或運算的電路。只要條件具備了，結果便不會只要條件具備了，結果便不會發生；而條件不具備時，結果一定發生。這種邏輯關系叫做邏輯非，發生；而條件不具備時，結果一定發生。這種邏輯關系叫做邏輯非，也叫做邏輯求反也叫做邏輯求反 1AYY=A 當開關當開關A閉合，燈不亮閉合，燈不亮;當開關當開關A斷開，燈亮斷開，燈亮 a) 非邏輯關系 b)

10、非邏輯真值表 邏輯關系是邏輯關系是“是是1 1出出0 0，是，是0 0出出1 1”。 4 4、與非門、與非門 &ABYY1BY&AY=A B = AB 邏輯關系是邏輯關系是“全全1 1出出0 0，有，有0 0出出1 1”。ABY001011101110 4 4、或非門、或非門 邏輯關系是邏輯關系是“有有1 1出出0 0，全，全0 0出出1 1”。1ABYY1BY1AY=A+BABY001010100110任務三 觸發器的認識和驗證 在各種復雜的數字電路中，不僅需要對二值信號進行算數運算和邏在各種復雜的數字電路中，不僅需要對二值信號進行算數運算和邏輯運算，還經常需要將這些信號和計

11、算結果保存起來，供人們直接讀取輯運算，還經常需要將這些信號和計算結果保存起來，供人們直接讀取或應用。為此，需要使用有記憶功能的基本邏輯單元。通常將能夠存儲或應用。為此，需要使用有記憶功能的基本邏輯單元。通常將能夠存儲1位二值信號（即位二值信號（即0或者或者1）的基本單元電路統稱為觸發器。）的基本單元電路統稱為觸發器。 觸發器是時序邏輯電路中最基本的電路器件，它是由門電路合理連觸發器是時序邏輯電路中最基本的電路器件，它是由門電路合理連接而成的，它與組合邏輯電路不同之處為：具有接而成的，它與組合邏輯電路不同之處為：具有“記憶記憶”功能。功能。一一、觸發器的基本認識觸發器的基本認識 1 1、觸發器的

12、特點觸發器的特點u 具有兩個穩定存在的狀態，用來表示邏輯狀態的具有兩個穩定存在的狀態，用來表示邏輯狀態的0 0和和1 1，或二，或二進制數進制數0 0和和1 1。觸發器有兩個輸出端，分別用。觸發器有兩個輸出端，分別用 和和 表示。正常情況下，表示。正常情況下， 和和 總是互補的。總是互補的。u 在觸發信號的作用下，根據不同輸入信號可以把觸發器的輸在觸發信號的作用下，根據不同輸入信號可以把觸發器的輸出（出（Q Q ）置成）置成0 0或或1 1狀態，即在一定條件下輸出狀態是可以改變的。狀態，即在一定條件下輸出狀態是可以改變的。u 輸入信號消失后，觸發器能把對它的影響保留下來，即具有輸入信號消失后，

13、觸發器能把對它的影響保留下來，即具有“記憶記憶”功能。功能。 2 2、觸發器現態、次態和時序的概念觸發器現態、次態和時序的概念 現態觸發信號輸入前，觸發器所處的狀態，用現態觸發信號輸入前，觸發器所處的狀態，用 表示表示 。 次態觸發信號輸入后，觸發器獲得的新狀態，用次態觸發信號輸入后，觸發器獲得的新狀態，用 表示。表示。 時序在輸入信號作用下，觸發器狀態更新和演化過程的時時序在輸入信號作用下，觸發器狀態更新和演化過程的時間序列。間序列。 按照電路的結構分類按照電路的結構分類：可以分為可以分為SRSR觸發器、同步觸發器（也稱為時鐘觸發器、同步觸發器（也稱為時鐘控制觸發器）、主從觸發器、維持阻塞觸

14、發器和邊沿觸發器。控制觸發器）、主從觸發器、維持阻塞觸發器和邊沿觸發器。按照觸發方式分類按照觸發方式分類：可以分為電平觸發、脈沖觸發和邊沿觸發可以分為電平觸發、脈沖觸發和邊沿觸發3 3種。種。按照邏輯功能分類按照邏輯功能分類：可以分為可以分為SRSR觸發器、觸發器、JKJK觸發器、觸發器、D D觸發器、觸發器、T T觸觸發器和發器和 觸發器觸發器5 5種。種。二二、觸發器的觸發器的分類分類 1 1、RSRS觸發器觸發器 （1）基本）基本RS觸發器觸發器 電路結構和符號 功能分析功能分析 A. A. 當當 時，由與非門的邏輯功能可知時，由與非門的邏輯功能可知 輸入低電平，輸出輸入低電平，輸出 ,

15、 ,反饋到反饋到 的的輸入端，使輸入端，使 的輸入均為高電平，的輸入均為高電平， ，觸發器為，觸發器為1 1態。輸入端態。輸入端 稱為直稱為直接置接置1 1端，也稱直接置位端，低電平有效。端，也稱直接置位端，低電平有效。B. B. 當當 時，同理可得時，同理可得 、 ，觸發器為，觸發器為0 0態。輸入端態。輸入端 稱為直接置稱為直接置0 0端，端，也稱直接復位端，低電平有效。也稱直接復位端，低電平有效。C. C. 當當 時，觸發器狀態維持不變。設原來觸發器的狀態為時，觸發器狀態維持不變。設原來觸發器的狀態為 、 ， 端端的低電平加到的低電平加到 的輸入端，使的輸入端，使 維持在維持在1 1態；

16、該信號反饋到態；該信號反饋到 的輸入端，的輸入端，則則 的輸入均為高電平，使的輸入均為高電平，使 維持在維持在0 0態。如原來觸發器的狀態為態。如原來觸發器的狀態為 、 ，觸發器仍保持原來的狀態，這種保持原來狀態的功能就稱為記憶觸發器仍保持原來的狀態，這種保持原來狀態的功能就稱為記憶功能。功能。D. D. 當當 時，觸發器的兩個輸出端都為高電平，即時，觸發器的兩個輸出端都為高電平，即 ，這違反了，這違反了 和和 狀狀態必須相反的原則。而且，當態必須相反的原則。而且，當 的低電平同時撤銷時，由于兩個與的低電平同時撤銷時，由于兩個與非門的平均延遲時間并不知道，觸發器恢復為非門的平均延遲時間并不知道

17、，觸發器恢復為0 0態還是態還是1 1態無法判定，態無法判定，因此在應用時，嚴格禁止在因此在應用時，嚴格禁止在 端同時加低電平信號端同時加低電平信號。輸 入輸出邏輯功能 QnQn+10 101置111 000置011 100保持110 00未定義禁用1SR基本基本RS觸發器真值表觸發器真值表 表中，表中， Qn Qn 為現態；為現態； Qn+1 Qn+1 為次態。因為次態為次態。因為次態Qn+1Qn+1的狀態不僅和觸的狀態不僅和觸發信號相關，還和現態發信號相關，還和現態QnQn相關，所以相關，所以QnQn也是真值表中的一個輸入變量。也是真值表中的一個輸入變量。 基本基本RSRS觸發器的邏輯功能

18、除了可用真值表表示，還能用特性方觸發器的邏輯功能除了可用真值表表示，還能用特性方程表示，特性方程是指次態程表示，特性方程是指次態Qn+1Qn+1的邏輯式，表述如下：的邏輯式，表述如下： 式中，式中， 稱為約束方程。稱為約束方程。（2 2）同步）同步RSRS觸發器觸發器因為沒有時鐘控制端，因此多個基本觸發器工作時，很難做到協因為沒有時鐘控制端，因此多個基本觸發器工作時，很難做到協調一致。為此，在基本調一致。為此，在基本RSRS觸發器的基礎上增加了控制電路和控制觸發器的基礎上增加了控制電路和控制信號，當控制信號到來時，觸發器的狀態發生翻轉，具有這種特信號，當控制信號到來時，觸發器的狀態發生翻轉，具

19、有這種特征的觸發器稱為同步觸發器或時鐘觸發器。征的觸發器稱為同步觸發器或時鐘觸發器。電路結構和符號電路結構和符號功能分析功能分析當當CP=0CP=0時，時， 的輸入為的輸入為1 1，觸發器的狀態保持不變；，觸發器的狀態保持不變；當當CP=1CP=1時，時， 的輸入分別為的輸入分別為 ，其功能和基本，其功能和基本RSRS觸發器一致，真值表觸發器一致，真值表如如下：下：CP=1邏輯功能 QnQn+11 001置110 100置010 000保持111 10未定義禁用1SR同步RS觸發器真值表特性方程： 2 2、邊沿、邊沿JKJK觸發器觸發器電路結構和符號功能分析功能分析JKJK觸發器的特性方程：觸

20、發器的特性方程： 當當CPCP下降沿到來時：下降沿到來時：A. A. 若若J=K=0 J=K=0 ，則，則Qn+1=QnQn+1=Qn，觸發器保持狀態不變。，觸發器保持狀態不變。B. B. 若若J=0J=0、K=1 K=1 ，則，則Qn+1=0Qn+1=0，觸發器置，觸發器置0 0，K K端叫置端叫置0 0端。端。C. C. 若若J=1J=1、K=0 K=0 ，則，則Qn+1=1Qn+1=1，觸發器置，觸發器置1 1，J J端叫置端叫置1 1端。端。D. D. 若若J=K=1 J=K=1 ，則，則Qn+1=QnQn+1=Qn，觸發器翻轉。，觸發器翻轉。 邊沿邊沿JKJK觸發器觸發器真值表真值表

21、例例 已知下降沿觸發的已知下降沿觸發的JKJK觸發器的觸發器的CPCP和和J J、K K波形，畫出輸出端波形，畫出輸出端Q Q的波形。的波形。設設Q Q的初始狀態為的初始狀態為“0”“0”。解：先找出解：先找出CPCP的下降沿，再根據輸入信號的下降沿，再根據輸入信號J J、K K的值便可得到輸出的值便可得到輸出Q Q的波的波形，如形，如下下圖所示。圖所示。 引線端子排列與邏輯符號引線端子排列與邏輯符號 邊沿邊沿D D觸發器也有上升沿觸發型和下降沿觸發性兩種，其觸發器也有上升沿觸發型和下降沿觸發性兩種，其中上升沿觸發型用的最多，中上升沿觸發型用的最多，下下圖為雙上升沿觸發器圖為雙上升沿觸發器74

22、LS7474LS74的引的引線端子排列圖及邏輯符號。在芯片內有兩個相同的線端子排列圖及邏輯符號。在芯片內有兩個相同的D D觸發器，觸發器，每個都有數據輸入端每個都有數據輸入端D D，時鐘觸發端，時鐘觸發端CPCP、預置數據端、預置數據端 互補輸出互補輸出 。觸發器的符號如。觸發器的符號如 b)b)所示。所示。 3 3、邊沿、邊沿D D觸發器觸發器功能分析功能分析D D觸發器的特性方程：觸發器的特性方程： 當當CPCP上升沿到來時：上升沿到來時：A. A. 若若D=0 D=0 ，則，則 ，觸發器置，觸發器置0 0。B. B. 若若D=1 D=1 ，則，則 ，觸發器置，觸發器置1 1。所以，所以，

23、D D觸發器有置觸發器有置0 0和置和置1 1兩種功能，由此可得真值表。兩種功能，由此可得真值表。邊沿邊沿D D觸發器觸發器真值表真值表例例 已知上升沿觸發的已知上升沿觸發的D D觸發器的觸發器的CPCP脈沖和脈沖和D D波形，畫出輸出端波形，畫出輸出端Q Q的波形。設的波形。設Q Q的初始狀態為的初始狀態為“0”“0”。解解： 4 4、T T觸發器觸發器 T T觸發器觸發器 T T觸發器是指在時鐘脈沖觸發器是指在時鐘脈沖CPCP有效沿作用下，具有保持和翻轉功有效沿作用下，具有保持和翻轉功能的觸發器。能的觸發器。 T T觸發器無單獨的產品，一般用觸發器無單獨的產品，一般用JKJK觸發器或觸發器

24、或D D觸發器觸發器組成，如圖所示。組成，如圖所示。 a） JK觸發器構成的觸發器構成的 T觸發器觸發器 b）D觸發器構成的觸發器構成的T 觸發器觸發器T T觸發器的特性方程：觸發器的特性方程：T觸發器具有保持和翻轉功能，其真值表如下：觸發器具有保持和翻轉功能，其真值表如下： 觸發器觸發器觸發器是指在時鐘脈沖觸發器是指在時鐘脈沖CPCP有效沿作用下，只有翻轉功能的觸發有效沿作用下，只有翻轉功能的觸發器。器。 觸發器也無單獨的產品，一般用觸發器也無單獨的產品，一般用JKJK觸發器或觸發器或D D觸發器組成觸發器組成，如圖所示。如圖所示。 a） JK觸發器構成的觸發器構成的 觸發器觸發器 b）D觸

25、發器構成的觸發器構成的 觸發器觸發器觸發器的特性方程：觸發器的特性方程：觸發器在每次觸發器在每次CPCP有效沿到來時都進行一次翻轉，其真值有效沿到來時都進行一次翻轉，其真值表如下表如下： 觸發器的應用非常廣泛。比如計數器、寄存器，都是由觸發器構觸發器的應用非常廣泛。比如計數器、寄存器，都是由觸發器構成；再比如單脈沖發生器、頻率變換電路以及搶答器。下面以搶答器成；再比如單脈沖發生器、頻率變換電路以及搶答器。下面以搶答器為例，介紹觸發器的應用。為例，介紹觸發器的應用。三、三、觸發器的觸發器的應用應用 上圖為上圖為4 4人用智力搶答器人用智力搶答器。該電路主要由四該電路主要由四D D觸發器、與非門、

26、觸發器、與非門、開關、電阻和發光二極管等元器件組成。其中開關、電阻和發光二極管等元器件組成。其中 K K1 1 ，K2K2，K K3 3，K K4 4為為搶答搶答人按鈕，人按鈕，S S 為主持人按鈕。為主持人按鈕。74LS17574LS175為四為四D D觸發器，其內部有四個獨立的觸發器，其內部有四個獨立的D D觸發器，輸入端分別為觸發器，輸入端分別為 D D1 1, D, D2 2, D, D3 3, D, D4 4, ,輸出分別是輸出分別是 Q Q1 1, Q, Q1 1, Q, Q2 2, Q, Q2 2, Q, Q3 3, Q, Q3 3, , Q Q4 4, Q, Q4 4, , 。

27、四個。四個D D觸發器具有共同的時鐘端和異步清零端（觸發器具有共同的時鐘端和異步清零端（R RD D ）。顯示）。顯示部分由發光二極管實現。部分由發光二極管實現。 當無人搶答時，當無人搶答時， K K1 1 ，K2K2，K K3 3，K K4 4均為低電平，所以四個輸入信號均為低電平，所以四個輸入信號 D D1 1, D, D2 2, D, D3 3, D, D4 4, ,也均為低電平，在連續時鐘脈沖的作用下，也均為低電平，在連續時鐘脈沖的作用下，74LS17574LS175的輸的輸出端出端 Q Q1 1, Q, Q2 2, Q, Q3 3, Q, Q4 4均為低電平，發光二極管不亮。均為低電

28、平，發光二極管不亮。假設假設 K K1 1被按下，被按下， D D1 1變為高電平，在時鐘脈沖的作用下變為高電平，在時鐘脈沖的作用下Q Q1 1立即變為高電立即變為高電平，對應的二極管發光。同時，平，對應的二極管發光。同時， Q Q1 1 =0 =0，使與非門，使與非門1 1的輸出為的輸出為1 1，再經過，再經過與非門與非門2 2后，反相，輸出變為后，反相，輸出變為0 0，而，而3 3的輸出恒等于的輸出恒等于4 41 1，此時，此時74LS17574LS175的輸的輸出不再發生變化，其余搶答者的按鈕也不再起作用，從而出不再發生變化，其余搶答者的按鈕也不再起作用，從而1 1號選手獲得號選手獲得搶

29、答權。若要清零，則由主持人按搶答權。若要清零，則由主持人按S S按鈕，為下一次搶答做準備。按鈕，為下一次搶答做準備。任務四 計數器與寄存器的應用 計數器是實現計數功能的時序部件，它不僅可用來記脈沖數，而且計數器是實現計數功能的時序部件，它不僅可用來記脈沖數，而且也常用作數字系統的定時、分頻和執行數字運算以及其他特定的邏輯功也常用作數字系統的定時、分頻和執行數字運算以及其他特定的邏輯功能。能。 計數器的種類很多，按觸發器的翻轉是否同時進行，可分為同步計計數器的種類很多，按觸發器的翻轉是否同時進行，可分為同步計數器和異步計數器。其中同步計數器是指在時鐘信號有效沿到來時各個數器和異步計數器。其中同步

30、計數器是指在時鐘信號有效沿到來時各個觸發器的翻轉是同時進行的，而異步計數器是指在時鐘信號有效沿到來觸發器的翻轉是同時進行的，而異步計數器是指在時鐘信號有效沿到來時，各觸發器的翻轉有先有后，是異步的；按計數的進制分有二進制計時，各觸發器的翻轉有先有后，是異步的；按計數的進制分有二進制計數器、十進制計數器和任意進制計數器；按計數時數字的增減分類，有數器、十進制計數器和任意進制計數器；按計數時數字的增減分類，有加法、減法和可逆計數器。加法、減法和可逆計數器。一一、計數器、計數器 異步二進制加法計數器的電路圖如圖所示，它由三個上升沿觸發的異步二進制加法計數器的電路圖如圖所示，它由三個上升沿觸發的D D

31、觸發器組成。每個觸發器接成觸發器組成。每個觸發器接成TT觸發器的結構，這樣，觸發脈沖到來觸發器的結構，這樣，觸發脈沖到來時，觸發器狀態翻轉。最低位觸發器時，觸發器狀態翻轉。最低位觸發器 由計數脈沖觸發，其它各位觸發器由計數脈沖觸發，其它各位觸發器由相鄰低位觸發器的輸出脈沖觸發，因此各位觸發器的翻轉時刻是異步由相鄰低位觸發器的輸出脈沖觸發，因此各位觸發器的翻轉時刻是異步的，計數器為異步計數器。的，計數器為異步計數器。 假設假設3 3個觸發器的初態均為個觸發器的初態均為0 0，由于外部計數器脈沖加于由于外部計數器脈沖加于FF FF 0 0的的CPCP端，端，所以每來一個計數計數脈沖上升沿，所以每來

32、一個計數計數脈沖上升沿， FF FF 0 0就翻轉一次，得就翻轉一次，得 Q Q0 0波形；而波形；而Q Q0 0 又作為又作為 FF FF 0 0的觸發脈沖，所以的觸發脈沖，所以 Q Q0 0每輸出一次脈沖上升沿，每輸出一次脈沖上升沿， FF FF 0 0就翻轉一就翻轉一次，得次，得 Q Q1 1的波形；以此類推，可得計數器的工作波形，如圖所示。的波形；以此類推，可得計數器的工作波形，如圖所示。由波形圖可知：由波形圖可知： 每個觸發器都是每輸入兩個觸發脈沖輸出一個脈沖，符合逢二進一的每個觸發器都是每輸入兩個觸發脈沖輸出一個脈沖，符合逢二進一的規律，因此計數器為二進制計數器。規律，因此計數器為

33、二進制計數器。 隨著計數脈沖的輸入，計數器按二進制加法規則計數隨著計數脈沖的輸入，計數器按二進制加法規則計數每經過一級觸發器計數脈沖每經過一級觸發器計數脈沖CPCP的頻率下降的頻率下降1/21/2，有分頻功能。，有分頻功能。 歸納可得計數器的分析方法：歸納可得計數器的分析方法： 分析各觸發器的翻轉條件。分析各觸發器的翻轉條件。 用波形圖（時序圖）或狀態圖記錄狀態轉換過程。用波形圖（時序圖）或狀態圖記錄狀態轉換過程。 根據波形圖或狀態圖歸納出計數器的功能。根據波形圖或狀態圖歸納出計數器的功能。 具有存放數碼功能的邏輯電路稱為寄存器。具有存放數碼功能的邏輯電路稱為寄存器。1 1數碼寄存器。數碼寄存

34、器。 數碼寄存器也稱為鎖存器，是存放二進制數碼的電路。由于觸發器數碼寄存器也稱為鎖存器，是存放二進制數碼的電路。由于觸發器具有記憶功能，因而它是數碼寄存器的基本組成單元。現以集成具有記憶功能，因而它是數碼寄存器的基本組成單元。現以集成4 4位數碼位數碼寄存器寄存器76LS17576LS175為例來理解數碼寄存器的電路結構和功能。為例來理解數碼寄存器的電路結構和功能。 下下圖所示為圖所示為4 4位數碼寄存器位數碼寄存器74LS17574LS175的邏輯電路圖，其內部由的邏輯電路圖，其內部由4 4個上升個上升沿沿D D觸發器組成，觸發器組成， D D3 3DD0 0為并行輸入數碼端，為并行輸入數碼

35、端，CPCP為寄存脈沖控制端，為寄存脈沖控制端，R RD D 為電路清零端，為電路清零端， Q Q3 3QQ0 0為并行輸出數碼端。為并行輸出數碼端。二二、寄存器、寄存器4 4位數碼寄存器具有如下功能：位數碼寄存器具有如下功能：清零。在清零。在R RD D 加低電平清零信號，寄存器中加低電平清零信號，寄存器中原存放的內容被清除，原存放的內容被清除， Q Q3 3 Q Q2 2Q Q1 1 Q Q0 0=0=0。寄存數據。寄存數據。 R RD D=1=1時時，將數據加到輸入端，將數據加到輸入端，CPCP上升沿到來時，數據被存入。上升沿到來時，數據被存入。 Q Q3 3 Q Q2 2Q Q1 1

36、Q Q0 0 = D= D3 3 D D2 2D D1 1 D D0 0保持。在保持。在R RD D=1=1 ，CP=0CP=0時，即清零信號和寄時，即清零信號和寄存脈沖不起作用時，寄存器中的數碼保持不存脈沖不起作用時，寄存器中的數碼保持不變，此時從輸出端變，此時從輸出端 Q Q3 3 Q Q2 2Q Q1 1 Q Q0 0可并行輸出寄存可并行輸出寄存器的數碼。因為數碼的輸入、輸出方式都是器的數碼。因為數碼的輸入、輸出方式都是并行工作方式，故又稱為并行輸入、并行輸并行工作方式，故又稱為并行輸入、并行輸出寄存器。出寄存器。2 2移位移位寄存器。寄存器。 移位寄存器不僅能寄存數碼，還有移位的功能。

37、所謂移位，就是每移位寄存器不僅能寄存數碼，還有移位的功能。所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數據就向左或向右順序移動一位。來一個移位脈沖，寄存器中所寄存的數據就向左或向右順序移動一位。按照移位的功能不同，有單向移位寄存器和雙向移位寄存器。兩種移位按照移位的功能不同，有單向移位寄存器和雙向移位寄存器。兩種移位寄存器的分析方法是相似的，下面以單向移位寄存器為例進行分析。寄存器的分析方法是相似的，下面以單向移位寄存器為例進行分析。下下圖為由圖為由4 4個個D D觸發器組成的觸發器組成的4 4位右移寄存器，這位右移寄存器，這4 4個觸發器低位的輸出接個觸發器低位的輸出接至相鄰高位的至相鄰

38、高位的D D輸入端，共用一個移位脈沖信號，數碼由輸入端，共用一個移位脈沖信號，數碼由 FFFF0 0的的D D端串行端串行輸入。輸入。 設寄存器的初始狀態為零，即設寄存器的初始狀態為零，即 Q Q0 0 Q Q1 1Q Q2 2 Q Q3 3 =0000=0000，寄存的數碼為寄存的數碼為D Di i =1101=1101。在第一個移位脈沖上升沿到來時，寄存器的狀態右移一位，數在第一個移位脈沖上升沿到來時，寄存器的狀態右移一位，數碼碼 的最高位的最高位1 1存入存入FFFF0 0 ，寄存器的狀態為，寄存器的狀態為 Q Q0 0 Q Q1 1Q Q2 2 Q Q3 3 =1000 =1000 ；

39、第二個移；第二個移位脈沖上升沿到來時，寄存器的狀態再右移一位，數碼位脈沖上升沿到來時，寄存器的狀態再右移一位，數碼D Di i 的次高位的次高位1 1存存入入FFFF0 0 ， FF FF0 0 原來的狀態移至相鄰的原來的狀態移至相鄰的FFFF1 1 ，寄存器的狀態變為，寄存器的狀態變為 Q Q0 0 Q Q1 1Q Q2 2 Q Q3 3 =1100 =1100 ；依次類推，第四個脈沖上升沿到來時，數碼；依次類推，第四個脈沖上升沿到來時，數碼 D Di i的最低位的最低位1 1存入存入FFFF0 0 ，寄存器的狀態為，寄存器的狀態為Q Q0 0 Q Q1 1Q Q2 2 Q Q3 3 =11

40、01 =1101 。這時，。這時， Q Q0 0 Q Q1 1Q Q2 2 Q Q3 3 可從可從寄存器的寄存器的 端并行輸出寄存器的端并行輸出寄存器的4 4位數碼。如果再經過位數碼。如果再經過4 4個脈沖，則所存個脈沖，則所存的數碼的數碼11011101逐位從逐位從 Q Q3 3 端串行輸出端串行輸出。任務五 555 555定時器及其應用 一一、555555定時器的結構及工作原理定時器的結構及工作原理 a）電路 b）引腳排線圖 CB555定時器1. 1. 結構組成結構組成CB555CB555定時器的結構組成如下：定時器的結構組成如下：（1 1）分壓器：由三個等值電阻構成）分壓器：由三個等值電

41、阻構成（2 2）比較器：由電壓比較器）比較器：由電壓比較器 構成構成（3 3）基本）基本RSRS觸發器：由與非門交叉連接組成觸發器：由與非門交叉連接組成（4 4）與非門、晶體管）與非門、晶體管VTVT、反相器、反相器2. 2. 功能分析功能分析 555 555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制制 RS RS 觸發器和晶體管的狀態。圖中，兩個比較器觸發器和晶體管的狀態。圖中，兩個比較器 C C1 1 ，C C2 2的參考電壓的參考電壓 U UR1R1 ，U UR2R2由電源由電源 U UCCCC經過三個經過三個5K

42、5K 的電阻分壓而得。在的電阻分壓而得。在5 5端不接電壓時，加在端不接電壓時，加在 C C1 1同相端的參考電壓同相端的參考電壓 U UR1R1 =2/3 U=2/3 UCCCC, ,加在加在 C C1 1同相端的參考電壓同相端的參考電壓 U UR2R2 =1/3 =1/3 U UCC CC 。如果在。如果在5 5端外接固定電壓端外接固定電壓 U UCOCO, ,則參考電壓由外接電壓決定：則參考電壓由外接電壓決定： U UR1R1 = = U UCOCO, , U UR2R2 =1/2U=1/2UC0C0 。在在6 6端和端和2 2端分別加外加電壓端分別加外加電壓 u uI1 I1 , u, uI2I2則：則：二、二、555555定時器的應用定時器的應用1. 1.555555定時器構成的施密特觸發器