1、 .wd.目 錄摘 要11數字鐘的構造設計及方案選擇11.1振蕩器的選擇11.2計數單元的構成及選擇11.3譯碼顯示單元的構成選擇11.4校時單元電路設計及選擇12 數字鐘單元電路的設計12.1振蕩器電路設計12.2時間計數單元設計12.2.1集成異步計數器74LS39012.2.2 用74LS390構成秒和分計數器電路12.2.3用74LS390構成時計數器電路12.2.4 時間計數單元總電路12.3譯碼顯示單元電路設計12.4 校時單元電路設計12.5整點報時單元電路設計.13 數字鐘的實現電路及其工作原理14電路的搭建與調試15完畢語1參考文獻1附錄1：1摘 要數字鐘被廣泛用于個人家庭及

2、公共場所,成為人們日常生活中的必需品。諸如定時自動報警、按時自動打鈴、定時播送、自動起閉路燈、定時開關烘箱、甚至各種定時電氣的自動啟用等，所有這些，都是以鐘表數字化為根底的。因此，研究數字鐘及擴大其應用，有著非常現實的意。數字電子鐘，從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。數字電子鐘有以下幾局部組成：振蕩器，分頻器，60進制的秒、分計時器和12進制計時計數器，秒、分、時的譯碼顯示局部及校正電路等。關鍵詞：數字鐘 555多諧振蕩器 計數器 74LS390 74LS48數字電子時鐘的設計及制作1數字鐘的構造設計及方案選擇數字鐘實際上是一個對標準頻率(1HZ)進展計數的計數

3、電路。主要由振蕩器、分頻器、計數器、譯碼器顯示器和校時電路組成。振蕩器產生穩定的高頻脈沖信號，作為數字鐘的時間基準，通常使用石英晶體震蕩器，然后經過分頻器輸出標準秒脈沖，或者由555構成的多諧振蕩器來直接產生1HZ的脈沖信號。秒計數器滿60后向分計數器進位，分計數器滿60后向小時計數器進位，小時計數器按照“12翻1規律計數。計數器的輸出分別經譯碼器送顯示器顯示。由于計數的起始時間不可能與標準時間一致，故需要在電路上加一個校時電路，當計時出現誤差時，可以用校時電路校時、校分。如圖 1-1所示為數字鐘電路系統的組成框圖。圖1-1數字鐘電路系統的組成框圖方案一：首先構成一個NE555定時器產生震蕩周

4、期為0.5秒的標準秒脈沖，在加一個74ls74分頻電路。由74LS390采用清零法分別組成六十進制的秒計數器、六十進制分計數器、十二進制時計數器。使用74ls74d的輸出作為秒記數器的CP脈沖，把秒記數器地進位輸出作為分記數器地CP脈沖，分記數器的進位輸出作為時記數器的CP脈沖。使用74LS48為驅動器，共陰極數碼管作為顯示器,再以根本RS鎖存器構成校時電路。方案二：首先構成一個由石英晶體振蕩器和由CD4060構成的分頻器構成的產生震蕩周期為一秒的標準秒脈沖，由CD4518采用清零法分別組成六十進制的秒計數器、六十進制分計數器、十二進制時計數器。使用由石英晶體振蕩器和由CD4060構成的分頻器

5、構成的產生震蕩周期為一秒的標準秒脈沖，把秒計數器地進位輸出作為分計數器的CP脈沖，分計數器的進位輸出作為時計數器的CP脈沖。使用CD4511為驅動器，共陰極數碼管作為顯示器。本次設計中我選用方案一進展設計。1.1振蕩器的選擇方案一：采用石英晶體振蕩器。石英晶體振蕩器具有體積小、重量輕、可靠性高、頻率穩定度高等優點。其具有極高的頻率穩定性主要用在要求頻率十分穩定的振蕩電路中作諧振元件但本錢相對較高。 方案二：采用555多諧振蕩器。555多諧振蕩器只需簡單的電阻器、電容器即可完成特定的振蕩延時作用。其延時范圍極廣可由幾微秒至幾小時之久。其操作電源范圍廣可與TTL、CMOS等邏輯電路配合，它的計時準

6、確度高、溫度穩定度佳且本錢較低。 綜上所述分析應選方案二555多諧振蕩器做數字鐘的核心。1.2計數單元的構成及選擇時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，而根據設計要求，時個位和時十位計數器為12進制計數器。計數單元可選擇異步十進制計數器74LS390，異步十進制計數器74LS90，雙時鐘同步加減計數器74LS192都可以很容易構成十進制，十二進制，二十四進制，六十進制分頻器。方案一：采用CMOS電路。CMOS電路是一種低功耗器件。雖功耗低但是當電流過大時會燒毀芯片并且COMS電路的

7、速度慢傳輸延遲時間長(25-50ns)。 方案二:采用TTL電路。TTL電路是電流控制器件TTL電路的速度快傳輸延遲時間短(5-10ns)能到達很好的精度。 通過以上兩種方案的比擬應選方案二。在設計中我選擇74LS390。1.3譯碼顯示單元的構成選擇譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態，并且為保證數碼管正常工作提供足夠的工作電流。顯示電路的組成主要是數碼管，數碼管由7個發光二極管組成，行成一個日字形，它門可以共陰極，也可以共陽極，本設計中為共陰極七段顯示LED數碼管。可采用74LS47，74LS48,CD4511等集成電路將BCD碼譯成段碼發送給7段發光二極管數

8、碼管，當然要選擇相配的共陰極或共陽極譯碼驅動器。方案一：使用CD4511和LG5011AH。方案二：選擇74LS48和TLG342。在這個電路中我選擇了74LS48+數碼顯示管。1.4校時單元電路設計及選擇當重新接通電源或走時出現誤差時都需要對時間進展校正，所以數字鐘應具有分校正和時校正功能。對校時電路的要求是：在小時校正時不影響分和秒的正常計數；在分校正時不影響秒和小時的正常計數。手動產生單次脈沖作校時脈沖，即每撥動校時開關一個來回，計數器計數一次，屢次撥動開關就可以進展準確校時。在設計中我選用根本SR鎖存器進展設計校時電路，因為在校時時可能會出現抖動現象使結果不準確，根本SR鎖存器既簡單方

9、便又可以消除這個現象。2 數字鐘單元電路的設計2.1振蕩器電路設計多諧振蕩器是能產生矩形波的一種自激振蕩器電路，由于矩形波中除基波外還含有豐富的高次諧波，故稱為多諧振蕩器。多諧振蕩器沒有穩態，只有兩個暫穩態，在自身因素的作用下，電路就在兩個暫穩態之間來回轉換，故又稱它為無穩態電路。由555定時器構成的多諧振蕩器如圖1所示，R1，R2和C是外接定時元件，電路中將高電平觸發端6腳和低電平觸發端2腳并接后接到R2和C的連接處，將放電端7腳接到R1，R2的連接處。由于接通電源瞬間，電容C來不及充電，電容器兩端電壓UC為低電平，小于1/3VCC，故高電平觸發端與低電平觸發端均為低電平，輸出UO為高電平，

10、放電管VT截止。這時，電源經R1，R2對電容C充電，使電壓UC按指數規律上升，當UC上升到2/3VCC時，輸出UO為低電平，放電管VT導通，把UC從1/3VCC上升到2/3VCC這段時間內電路的狀態稱為第一暫穩態，其維持時間TPH的長短與電容的充電時間有關。時間常數T=0.7R12R2C。不難理解，接通電源后，電路就在兩個暫穩態之間來回翻轉，那么輸出可得矩形波。其原理圖如圖2-1：圖2-1 用555定時器組成振蕩器的電路2.2時間計數單元設計時間計數單元由時計數、分計數和秒計數等幾個局部組成。時計數單元為12數器計數，其輸出為兩位8421BCD碼形式，分計數和秒計數單元為60進制計數器，其輸出

11、也為8421BCD碼。本實驗采取了用兩塊74LS390芯片進展級聯來產生60進制和12進制計數器。2.2.1集成異步計數器74LS39074LS390是雙十進制計數器，具有雙時鐘輸入，并具有下降沿觸發、異步清零、二進制、五進制、十進制計數等功能。如圖2-2為74LS390引腳圖，表2.1為74LS390的功能表。圖2-2 74LS390引腳圖表2-2 74LS390功能表1異步清零：CR為高電平時直接清0，與CP信號無關即異步清零。2二進制計數器：CP接ACP端，為下降沿觸發，0Q有相應的狀態變化01。3五進制計數器：CP接BCP端，為下降沿觸發，3Q2Q1Q三個輸出端有相應的狀態變化0001

12、00。4十進制計數器：將0Q直接與BCP相連接，由ACP作輸入脈沖可構成8421BCD碼十進制計數器。2.2.2 用74LS390構成秒和分計數器電路秒個位計數單元為10計數器，無需進制轉換，只需將QA與INB相連即可。INA與1HZ秒輸入信號相連，Q3可作為進位信號與十位計數單元的INA相連。秒十位計數單元為6進制計數器，需要進制轉換。將10進制計數器轉換為6進制計數器的電路連接方法為：將Q1，Q2和一個與門相連接，與門輸出到MR即可實現異步清0實現6進制。Q2可作為進位信號與分個位的計數單元的CKA相連，如圖2-3所示。圖2-3 秒和分計數器的連接電路圖分個位和分十位計數單元電路構造分別與

13、秒個位和秒十位計數單元完全一樣，也是分個位計數單元的Q3作為進位信號與分十位計數單元的CKA相連，分十位計數單元的Q2作為進位信號應與時個位計數單元的CKB相連。秒十位計數單元為6進制計數器，需要進制轉換，將10進制計數器轉換為6進制計數器。2.2.3用74LS390構成時計數器電路時計數單元的個位和十位分別為2進制和3進制計數。個位的輸入脈沖為分十位的Q2，將QA接至CKB，十位的輸入為個位的Q1，CKB不需要輸入信號，再將十位的QO與個位的Q1與一個與門連接，將輸出接至個位與十位的MR即可構成異步清零實現12進制計數。如圖2-4為時計數器的電路圖： 圖2-4 時計數器連接電路圖2.2.4

14、時間計數單元總電路如圖2-5所示電路為數字鐘的時間計數單元電路連接：圖2-5 數字鐘的時間計數單元電路連接圖2.3譯碼顯示單元電路設計時分秒計時器輸出8421BCD碼之后，直接輸給自帶譯碼功能的DCD_HEX BLUE數碼管這個譯碼顯示電路相當于由共陰極譯碼器74LS48和七段數碼管LED組成。2.4 校時單元電路設計2.4 校時單元電路設計當重新接通電源或走時出現誤差時都需要對時間進展校正，所以數字鐘應具有分校正和時校正功能。對校時電路的要求是：在小時校正時不影響分和秒的正常計數；在分校正時不影響秒和小時的正常計數，所以，必須要有兩個控制開關分別控制分個位和十個位的脈沖信號。在校時時，應截斷

15、分個位或者時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。 圖2-10為校“時、校“分電路。其中Key =B為校“分用的控制開關，Key = A為校“時用的控制開關。圖2-10 校時電路2.5整點報時單元電路設計電路在整點10前開場報時，即在59分50秒到59分59秒之間報時電路工作。在此期間分十位分個位，秒個位是不變的而且都是高電平，所以采用與電路相連接之后輸出高電平給蜂鳴器。3 數字鐘的實現電路及其工作原理數字鐘的完整電路圖如圖3-1所示：數字鐘的工作原理：首先要將開關SW4打向下邊電路才會開場工作，給秒個位的INA端輸入一個標準秒脈沖信號此信號即為555脈沖

16、發生器產生的標準脈沖信號。1Key = A,Key = B開關都打向上邊時，數字鐘開場計數，其中，秒、分為60進制計數，時為12進制計數。2Key =A打向上邊，Key = B打向下邊時，可以進展校分功能：手動產生脈沖作校時脈沖.3Key = A打向下邊，Key = B打向上邊時，可以進展校時功能，其方法與校分的方法一樣。圖3-1 數字鐘原理圖4電路的搭建與調試安裝與調試步驟：按照所示的數字鐘系統組成框圖，先將秒個位、秒十位、分個位、分十位、時個位、時十位分級在面包板上搭好，在經過調試沒有出現問題后再將它們一一逐級級聯，級聯后再進展整體計時電路的調試，假設此電路能夠進展正常計數，那么一個完整的

17、計時電路就出來了。最后分別進展秒脈沖發生器及校時電路的安裝，經調試沒有出現問題，再將它們與計時電路連接。最后進展整體電路的調試。在搭建電路的過程中發現數碼管不能正常顯示的狀況，經檢驗發現是由于接地出現問題由于是共陰極數碼管故不會工作，其中包括線的接觸不良和芯片的接觸不良。在測試校準電路時撥動兩次脈沖開關，計數器并能準確加1，因為用根本RS觸發器可以實現防抖動功能。圖4-1為實物圖：5完畢語經過多日的努力，終于將本次課程設計做完了，在本次課程設計過程中，我增強了自己的動手能力和分析能力。通過跟教師和同學的交流，也通過自己的努力，我按時完成了這次課程設計。在此過程中，我學會了很多，也看到了很多自己

18、的缺乏之處。在以后的學習生活中，我會努力學習專業知識，完善自我，為將來的開展做好充分的準備。這次課程設計使我受益匪淺，學到了很多書本上所沒有的東西，懂得了理論和實際聯系的重要性。在以后的學習中，我不僅要把理論知識掌握結實，更要提高自己的動手能力和分析能力通過本次課程設計。這期間我遇到了很多的困難，發現了很多的問題，正是在解決問題的期間我才慢慢地熟悉了數字電子技術根底的根底知識，才慢慢學會了如何去按照給定的要求設計出適宜的電路。本次課程設計主要是運用電子技術根底所學到的數字電子技術根底知識來設計一個符合要求的數字鐘，本次設計不僅要求我們要掌握數字電子技術根底課程的根底知識，還要求我們對數字鐘的各個組成局部的原理，包括振蕩器的原理、計數器的原理、譯