1、精品文檔第一章 電子數字計算機和電子模擬計算機的區別在哪里？解：電子數字計算機中處理的信息是在時間上離散的數字量，運算的過程是不連續的；電子模擬計算機中處理的信息是連續變化的物理量，運算的過程是連續的。 馮· 諾依曼計算機的特點是什么？ 其中最主要的一點是什么？解：馮· 諾依曼計算機的特點如下： 計算機（指硬件）應由運算器、存儲器、控制器、輸入設備和輸出設備五大基本部件組成； 計算機內部采用二進制來表示指令和數據； 將編好的程序和原始數據事先存入存儲器中，然后再啟動計算機工作。第 點是最主要的一點。 計算機的硬件是由哪些部件組成的？ 它們各有哪些功能？解：計算機的硬件應由運

2、算器、存儲器、控制器、輸入設備和輸出設備五大基本部件組成。它們各自的功能是： 輸入設備：把人們編好的程序和原始數據送到計算機中去，并且將它們轉換成計算機內部所能識別和接受的信息方式。 輸出設備：將計算機的處理結果以人或其他設備所能接受的形式送出計算機。 存儲器：用來存放程序和數據。 運算器：對信息進行處理和運算。 控制器：按照人們預先確定的操作步驟，控制整個計算機的各部件有條不紊地自動工作。 什么叫總線？ 簡述單總線結構的特點。解：總線是一組能為多個部件服務的公共信息傳送線路，它能分時地發送與接收各部件的信息。單總線結構即各大部件都連接在單一的一組總線上，這個總線被稱為系統總線。CPU 與主存

3、、CPU 與外設之間可以直接進行信息交換，主存與外設、外設與外設之間也可以直接進行信息交換，而無須經過CPU 的干預。 簡單描述計算機的層次結構，說明各層次的主要特點。解：現代計算機系統是一個硬件與軟件組成的綜合體，可以把它看成是按功能劃分的多級層次結構。第 級為硬件組成的實體。第 級是微程序級。這級的機器語言是微指令集，程序員用微指令編寫的微程序一般是直接由硬件執行的。第 級是傳統機器級。這級的機器語言是該機的指令集，程序員用機器指令編寫的程序可以由微程序進行解釋。第 級是操作系統級。從操作系統的基本功能來看，一方面它要直接管理傳統機器中的軟硬件資源，另一方面它又是傳統機器的延伸。第 級是匯

4、編語言級。這級的機器語言是匯編語言，完成匯編語言翻譯的程序叫做匯編程序。第 級是高級語言級。這級的機器語言就是各種高級語言，通常用編譯程序來完成高級語言翻譯的工作。第 級是應用語言級。這一級是為了使計算機滿足某種用途而專門設計的，因此這一級語言就是各種面向問題的應用語言。 計算機系統的主要技術指標有哪些？解：計算機系統的主要技術指標有：機器字長、數據通路寬度、主存容量和運算速度等。機器字長是指參與運算的數的基本位數，它是由加法器、寄存器的位數決定的。數據通路寬度是指數據總線一次所能并行傳送信息的位數。主存容量是指主存儲器所能存儲的全部信息量。運算速度與機器的主頻、執行什么樣的操作、主存本身的速

5、度等許多因素有關。第二章 設機器數的字長 位（含 位符號位） ，分別寫出下列各二進制數的原碼、補碼和反碼： ， ， ， ， ， ， ， 。 已知下列數的原碼表示，分別寫出它們的補碼表示：X 原 ，X 原 。解：X 補 ，X 補 。 已知下列數的補碼表示，分別寫出它們的真值： X 補 ， X 補 。解： X ，X 。 一個n 位字長的二進制定點整數，其中 位為符號位，分別寫出在補碼和反碼兩種情況下：（） 模數；（） 最大的正數；（） 最負的數；（） 符號位的權；（） 的表示形式；（） 的表示形式。 某機字長 位，問在下列幾種情況下所能表示數值的范圍：（） 無符號整數； （） 用原碼表示定點小數；

6、（） 用補碼表示定點小數； （） 用原碼表示定點整數；（） 用補碼表示定點整數。 某機字長 位，試分別寫出無符號整數和帶符號整數（補碼）的表示范圍（用十進制數表示） 。 某浮點數字長 位，其中階符 位，階碼數值 位，數符 位，尾數數值 位，階碼以 為底，階碼和尾數均用補碼表示。它所能表示的最大正數是多少？ 最小規格化正數是多少？ 絕對值最大的負數是多少？ 某浮點數字長 位，其中階碼部分 位（含 位階符） ，移碼表示，以 為底；尾數部分 位（含 位數符，位于尾數最高位） ，補碼表示，規格化。分別寫出下列各題的二進制代碼與十進制真值。（） 非零最小正數；（） 最大正數；（） 絕對值最小負數；（）

7、絕對值最大負數。 一浮點數，其階碼部分為p 位，尾數部分為q 位，各包含 位符號位，均用補碼表示；尾數基數r ，該浮點數格式所能表示數的上限、下限及非零的最小正數是多少？ 寫數據的機器層次表示出表達式。 若上題尾數基數r ，按上述要求寫出表達式。 某浮點數字長 位，格式如下。其中階碼部分 位，以 為底，移碼表示；尾數部分一共 位（含 位數符） ，補碼表示。現有一浮點代碼為（CAE） ，試寫出它所表示的十進制真值。 試將（ ） 用IEEE 短浮點數格式表示出來。 將下列十進制數轉換為IEEE 短浮點數： 將下列IEEE 短浮點數轉換為十進制數：（） ；（） ；（） ；（） ；（） ；（） 。 對

8、下列ASCII 碼進行譯碼： ， ， ， ， ， ， 以下列形式表示（） 。（） 碼；（） 余 碼；（） 碼；（） 二進制數。 填寫下列代碼的奇偶校驗位，現設為奇校驗： 解： 個代碼的校驗位分別是 ， ， 。 已知下面數據塊約定：橫向校驗、縱向校驗均為奇校驗，請指出至少有多少位出錯。 求有效信息位為 的海明校驗碼。 設計算機準備傳送的信息是： ，生成多項式是X X ，計算校驗位，寫出CRC 碼。第三章 指令長度和機器字長有什么關系？ 半字長指令、單字長指令、雙字長指令分別表示什么意思？解：指令長度與機器字長沒有固定的關系，指令長度可以等于機器字長，也可以大于或小于機器字長。通常，把指令長度等于

9、機器字長的指令稱為單字長指令；指令長度等于半個機器字長的指令稱為半字長指令；指令長度等于兩個機器字長的指令稱為雙字長指令。 零地址指令的操作數來自哪里？ 一地址指令中，另一個操作數的地址通常可采用什么尋址方式獲得？ 各舉一例說明。解：雙操作數的零地址指令的操作數來自堆棧的棧頂和次棧頂。雙操作數的一地址指令的另一個操作數通常可采用隱含尋址方式獲得，即將另一操作數預先存放在累加器中。例如，前述零地址和一地址的加法指令。 某機為定長指令字結構，指令長度 位；每個操作數的地址碼長 位，指令分為無操作數、單操作數和雙操作數三類。若雙操作數指令已有K 種，無操作數指令已有L種，問單操作數指令最多可能有多少

10、種？ 上述三類指令各自允許的最大指令條數是多少？ 設某機為定長指令字結構，指令長度 位，每個地址碼占 位，試提出一種分配方案，使該指令系統包含： 條三地址指令， 條二地址指令， 條單地址指令。 指令格式同上題，能否構成：三地址指令 條，單地址指令 條，零地址指令 條？ 為什么？ 指令中地址碼的位數與直接訪問的主存容量和最小尋址單位有什么關系？66 解：主存容量越大，所需的地址碼位數就越長。對于相同容量來說，最小尋址單位越小，地址碼的位數就越長。 試比較間接尋址和寄存器間址。解：間接尋址方式的有效地址在主存中，操作數也在主存中；寄存器間址方式的有效地址在寄存器中，操作數在主存中。所以間接尋址比較

11、慢。 試比較基址尋址和變址尋址。解：基址尋址和變址尋址在形成有效地址時所用的算法是相同的，但是它們兩者實際上是有區別的。一般來說，變址尋址中變址寄存器提供修改量（可變的） ，而指令中提供基準值（固定的） ；基址尋址中基址寄存器提供基準值（固定的） ，而指令中提供位移量（可變的） 。這兩種尋址方式應用的場合也不同，變址尋址是面向用戶的，用于訪問字符串、向量和數組等成批數據；而基址尋址面向系統，主要用于邏輯地址和物理地址的變換，用以解決程序在主存中的再定位和擴大尋址空間等問題。在某些大型機中，基址寄存器只能由特權指令來管理，用戶指令無權操作和修改。 某機字長為 位，主存容量為K 字，采用單字長單地

12、址指令，共有 條指令。若有直接尋址、間接尋址、變址尋址、相對尋址四種尋址方式，試設計其指令格式。解：操作碼 位，尋址方式 位，地址碼 位。 某機字長為 位，主存容量為K 字，指令格式為單字長單地址，共有 條指令。試說明：（） 若只采用直接尋址方式，指令能訪問多少主存單元？（） 為擴充指令的尋址范圍，可采用直接間接尋址方式，若只增加一位直接間接標志，指令可尋址范圍為多少？ 指令直接尋址的范圍為多少？（） 采用頁面尋址方式，若只增加一位ZC（零頁現行頁）標志，指令尋址范圍為多少？ 指令直接尋址范圍為多少？（） 采用（） 、（） 兩種方式結合，指令的尋址范圍為多少？ 指令直接尋址范圍為多少？ 設某機

13、字長 位，CPU 有 個 位的通用寄存器，設計一個能容納 種操作的單字長指令系統。（） 如果是存儲器間接尋址方式的寄存器 存儲器型指令，能直接尋址的最大主存空間是多少？（） 如果采用通用寄存器作為基址寄存器，能直接尋址的最大主存空間又是多少？解：因為計算機中共有 條指令，所以操作碼占 位； 個通用寄存器，寄存器編號占 位；其余部分為地址碼或標志位。（） 如果是存儲器間接尋址方式的寄存器 存儲器型指令，操作碼 位，寄存器編號 位，間址標志 位，地址碼 位，直接尋址的最大主存空間是字。（） 如果采用通用寄存器作為基址寄存器，能直接尋址的最大主存空間是 字。 已知某小型機字長為 位，其雙操作數指令的

14、格式如下：其中：OP 為操作碼，R 為通用寄存器地址。試說明下列各種情況下能訪問的最大主存區域有多少機器字？（） A 為立即數。（） A 為直接主存單元地址。（） A 為間接地址（非多重間址） 。（） A 為變址尋址的形式地址，假定變址寄存器為R （字長為 位） 。解：（） 個機器字。（） 個機器字。（） 個機器字。（） 個機器字。 計算下列 條指令的有效地址（指令長度為 位） 。（） Q（） Q（） Q（） Q 舉例說明哪幾種尋址方式除去取指令以外不訪問存儲器？ 哪幾種尋址方式除去取指令外只需訪問一次存儲器？ 完成什么樣的指令，包括取指令在內共訪問 次存儲器？解：除去取指令以外不訪問存儲器：

15、立即尋址，寄存器尋址。除去取指令外只需訪問一次存儲器：直接尋址，寄存器間接尋址，變址尋址，基址尋址，相對尋址，頁面尋址。二級間接尋址包括取指令在內共訪問 次存儲器。 設相對尋址的轉移指令占兩個字節，第一個字節是操作碼，第二個字節是相對位移量，用補碼表示。假設當前轉移指令第一字節所在的地址為2000H ，且CPU 每取一個字節便自動完成（PC） PC 的操作。試問當執行JMP * 和JMP * 指令（ 倡為相對尋址特征）時，轉移指令第二字節的內容各為多少？ 轉移的目的地址各是什么？解：轉移指令第二字節的內容分別為：00001000（），11110111（）轉移的目的地址分別為：AH ，FFH 。

16、20什么叫主程序和子程序？ 調用子程序時還可采用哪幾種方法保存返回地址？ 畫圖說明調用子程序的過程。解：主程序就是指通常的程序，而子程序是一組可以公用的指令序列，只要知道子程序的入口地址就能調用它。保存返回地址的方法有多種：（） 用子程序的第一個字單元存放返回地址。轉子指令把返回地址存放在子程序的第一個字單元中，子程序從第二個字單元開始執行。返回時將第一個字單元地址作為間接地址，采用間址方式返回主程序。（） 用寄存器存放返回地址。轉子指令先把返回地址放到某一個寄存器中，再由子程序將寄存器中的內容轉移到另一個安全的地方。（） 用堆棧保存返回地址。調用子程序的過程如圖唱 所示，此時返回地址保存在堆

17、棧中。21 在某些計算機中，調用子程序的方法是這樣實現的：轉子指令將返回地址存入子程序的第一個字單元，然后從第二個字單元開始執行子程序，請回答下列問題：（） 為這種方法設計一條從子程序轉到主程序的返回指令。（） 在這種情況下，怎么在主、子程序間進行參數的傳遞？（） 上述方法是否可用于子程序的嵌套？（） 上述方法是否可用于子程序的遞歸（即某個子程序自己調用自己） ？（） 如果改用堆棧方法，是否可實現（） 所提出的問題？解：（） 返回指令通常為零地址指令。返回地址保存在堆棧中，執行返回指令時自動從堆棧中彈出。而目前返回地址是保存在子程序的第一個單元中，故此時返回指令不能再是零地址指令了，而應當是一

18、地址指令。如：間接尋址可找到返回地址，然后無條件轉移到返回的位置。（） 在這種情況下，可利用寄存器或主存單元進行主、子程序間的參數傳遞。（） 可以用于子程序的嵌套（多重轉子） 。因為每個返回地址都放在調用的子程序的第一個單元中。（） 不可以用于子程序的遞歸，因為當某個子程序自己調用自己時，子程序第一個單元的內容將被破壞。（） 如果改用堆棧方法，可以實現子程序的遞歸，因堆棧具有后進先出的功能。第四章 證明在全加器里，進位傳遞函數。解：并行加法器中的每一個全加器都有一個從低位送來的進位和一個傳送給較高位的進位。進位表達式為欲證明，也就是要證明用卡諾圖法，圖-（a）和-（b）分別是兩個邏輯表達式的卡

19、諾圖。兩個卡諾圖相同，兩個邏輯表達式就相等，則進位傳遞函數的兩種形式相等。 某加法器采用組內并行、組間并行的進位鏈， 位一組，寫出進位信號C 的邏輯表達式。 設計一個 位先行進位加法器，每 位為一組，采用兩級先行進位線路。 已知X 和Y ，試用它們的變形補碼計算出X Y ，并指出結果是否溢出。（） X ，Y （） X ，Y （） X ，Y （） X ，Y 已知X 和Y ，試用它們的變形補碼計算出X Y ，并指出結果是否溢出。（） X ，Y （） X ，Y （） X ，Y （） X ，Y 9 設下列數據長 位，包括 位符號位，采用補碼表示，分別寫出每個數據右移或左移 位之后的結果。（） （） （

20、） （） 分別用原碼乘法和補碼乘法計算X × Y 。（） X ，Y （） X ，Y （） X × Y ，過程略。 根據補碼兩位乘法規則推導出補碼 位乘法的規則。解：先根據補碼 位乘法推出補碼 位乘法規則，再根據補碼 位乘法推出補碼位乘法規則。 分別用原碼和補碼加減交替法計算X ÷ Y 。（） X ，Y （） X ，Y （） X ，Y （） X ，Y 設浮點數的階碼和尾數部分均用補碼表示，按照浮點數的運算規則，計算下列各題： 設浮點數的階碼和尾數部分均用補碼表示，按照浮點數的運算規則，計算下列各題： 用流程圖描述浮點除法運算的算法步驟。 設計一個 位 碼加法器。解：

21、設 位被加數為A A A A ，加數為B B B B 。5421碼的校正關系如表-所示。第五章 如何區別存儲器和寄存器？ 兩者是一回事的說法對嗎？解：存儲器和寄存器不是一回事。存儲器在CPU 的外邊，專門用來存放程序和數據，訪問存儲器的速度較慢。寄存器屬于CPU 的一部分，訪問寄存器的速度很快。 存儲器的主要功能是什么？ 為什么要把存儲系統分成若干個不同層次？ 主要有哪些層次？解：存儲器的主要功能是用來保存程序和數據。存儲系統是由幾個容量、速度和價格各不相同的存儲器用硬件、軟件、硬件與軟件相結合的方法連接起來的系統。把存儲系統分成若干個不同層次的目的是為了解決存儲容量、存取速度和價格之間的矛盾

22、。由高速緩沖存儲器、主存儲器、輔助存儲器構成的三級存儲系統可以分為兩個層次，其中高速緩存和主存間稱為Cache 主存存儲層次（Cache 存儲系統） ；主存和輔存間稱為主存 輔存存儲層次（虛擬存儲系統） 。 什么是半導體存儲器？ 它有什么特點？解：采用半導體器件制造的存儲器，主要有MOS 型存儲器和雙極型存儲器兩大類。半導體存儲器具有容量大、速度快、體積小、可靠性高等特點。半導體隨機存儲器存儲的信息會因為斷電而丟失。 SRAM 記憶單元電路的工作原理是什么？ 它和DRAM 記憶單元電路相比有何異同點？解：SRAM 記憶單元由 個MOS 管組成，利用雙穩態觸發器來存儲信息，可以對其進行讀或寫，只

23、要電源不斷電，信息將可保留。DRAM 記憶單元可以由 個和單個MOS管組成，利用柵極電容存儲信息，需要定時刷新。 動態RAM 為什么要刷新？ 一般有幾種刷新方式？ 各有什么優缺點？解：DRAM 記憶單元是通過柵極電容上存儲的電荷來暫存信息的，由于電容上的電荷會隨著時間的推移被逐漸泄放掉，因此每隔一定的時間必須向柵極電容補充一次電荷，這個過程就叫做刷新。常見的刷新方式有集中式、分散式和異步式 種。集中方式的特點是讀寫操作時不受刷新工作的影響，系統的存取速度比較高；但有死區，而且存儲容量越大，死區就越長。分散方式的特點是沒有死區；但它加長了系統的存取周期，降低了整機的速度，且刷新過于頻繁，沒有充分

24、利用所允許的最大刷新間隔。異步方式雖然也有死區，但比集中方式的死區小得多，而且減少了刷新次數，是比較實用的一種刷新方式。 一般存儲芯片都設有片選端 ，它有什么用途？解：片選線用來決定該芯片是否被選中。，芯片被選中；1，芯片不選中。 DRAM 芯片和SRAM 芯片通常有何不同？解：主要區別有： DRAM 記憶單元是利用柵極電容存儲信息；SRAM 記憶單元利用雙穩態觸發器來存儲信息。 DRAM 集成度高，功耗小，但存取速度慢，一般用來組成大容量主存系統；SRAM的存取速度快，但集成度低，功耗也較大，所以一般用來組成高速緩沖存儲器和小容量主存系統。 SRAM 芯片需要有片選端 ，DRAM 芯片可以不

25、設，而用行選通信號、列選通兼作片選信號。 SRAM 芯片的地址線直接與容量相關，而DRAM 芯片常采用了地址復用技術，以減少地址線的數量。 有哪幾種只讀存儲器？ 它們各自有何特點？解：MROM ：可靠性高，集成度高，形成批量之后價格便宜，但用戶對制造廠的依賴性過大，靈活性差。PROM ：允許用戶利用專門的設備（編程器）寫入自己的程序，但一旦寫入后，其內容將無法改變。寫入都是不可逆的，所以只能進行一次性寫入。EPROM ：不僅可以由用戶利用編程器寫入信息，而且可以對其內容進行多次改寫。EPROM 又可分為兩種：紫外線擦除（UVEPROM）和電擦除（EEPROM） 。閃速存儲器：既可在不加電的情況

26、下長期保存信息，又能在線進行快速擦除與重寫，兼備了EEPROM 和RAM 的優點。 說明存取周期和存取時間的區別。解：存取周期是指主存進行一次完整的讀寫操作所需的全部時間，即連續兩次訪問存儲器操作之間所需要的最短時間。存取時間是指從啟動一次存儲器操作到完成該操作所經歷的時間。存取周期一定大于存取時間。 一個K × 的存儲芯片需要多少根地址線、數據輸入線和輸出線？解：需要 根地址線， 根數據輸入和輸出線。 某機字長為 位，其存儲容量是KB ，按字編址的尋址范圍是多少？ 若主存以字節編址，試畫出主存字地址和字節地址的分配情況。解：某機字長為 位，其存儲容量是KB ，按字編址的尋址范圍是K

27、W 。若主存以字節編址，每一個存儲字包含 個單獨編址的存儲字節。假設采用大端方案，即字地址等于最高有效字節地址，且字地址總是等于 的整數倍，正好用地址碼的最末兩位來區分同一個字中的 個字節。主存字地址和字節地址的分配情況如圖- 所示。 一個容量為K × 位的存儲器，其地址線和數據線的總和是多少？ 當選用下列不同規格的存儲芯片時，各需要多少片？K×位，K×位，K×位，1K×位，K×位，K×位。解：地址線 根，數據線 根，共 根。若選用不同規格的存儲芯片，則需要：K×位芯片片，K×位芯片片，K×位芯

28、片片，K×位芯片片，K×位芯片16片，K×位芯片 片。 現有 × 的存儲芯片，若用它組成容量為K × 的存儲器。試求：（） 實現該存儲器所需的芯片數量？（） 若將這些芯片分裝在若干塊板上，每塊板的容量為K × ，該存儲器所需的地址線總位數是多少？ 其中幾位用于選板？ 幾位用于選片？ 幾位用作片內地址？解：（） 需 × 的芯片 片。（） 該存儲器所需的地址線總位數是位，其中位用于選板，位用于選片，10位用作片內地址。 已知某機字長 位，現采用半導體存儲器作主存，其地址線為 位，若使用K × 的SRAM 芯片組成該機所

29、允許的最大主存空間，并采用存儲模板結構形式。（） 若每塊模板容量為K × ，共需多少塊存儲模板？（） 畫出一個模板內各芯片的連接邏輯圖。解：（） 根據題干可知存儲器容量為 KB ，故共需 塊存儲模板。（） 一個模板內各芯片的連接邏輯圖如圖- 所示。 某半導體存儲器容量K × ，可選SRAM 芯片的容量為K × ；地址總線A A （低） ，雙向數據總線D D （低） ，由RW線控制讀寫。請設計并畫出該存儲器的邏輯圖，并注明地址分配、片選邏輯及片選信號的極性。解：存儲器的邏輯圖與圖唱 很相似，區別僅在于地址線的連接上，故省略。地址分配如下： 現有如下存儲芯片：K &#

30、215; 的ROM 、K × 的RAM 、K × 的ROM 。若用它們組成容量為KB 的存儲器，前KB 為ROM ，后KB 為RAM ，CPU 的地址總線 位。（） 各種存儲芯片分別用多少片？（） 正確選用譯碼器及門電路，并畫出相應的邏輯結構圖。（） 指出有無地址重疊現象。解：（） 需要用K × 的ROM 芯片 片，K × 的RAM 芯片片。不能使用K × 的ROM 芯片，因為它大于ROM 應有的空間。（） 各存儲芯片的地址分配如下： 用容量為K × 的DRAM 芯片構成KB 的存儲器。（） 畫出該存儲器的結構框圖。（） 設存儲器的讀

31、寫周期均為 s ，CPU 在s 內至少要訪存一次，試問采用哪種刷新方式比較合理？ 相鄰兩行之間的刷新間隔是多少？ 對全部存儲單元刷新一遍所需的實際刷新時間是多少？解：（） 存儲器的結構框圖如圖- 所示。（） 因為要求CPU 在s 內至少要訪存一次，所以不能使用集中刷新方式，分散和異步刷新方式都可以使用，但異步刷新方式比較合理。相鄰兩行之間的刷新間隔 最大刷新間隔時間÷ 行數 ms ÷ s 。取 s ，即進行讀或寫操作 次之后刷新一行。對全部存儲單元刷新一遍所需的實際刷新時間 s × s 有一個 位機，采用單總線結構，地址總線 位（A A ） ，數據總線 位（D D

32、 ） ，控制總線中與主存有關的信號有MREQ（低電平有效允許訪存）和RW（高電平為讀命令，低電平為寫命令） 。主存地址分配如下：從 為系統程序區，由ROM 芯片組成；從 為用戶程序區；最后（最大地址）K 地址空間為系統程序工作區。（上述地址均用十進制表示，按字節編址。）現有如下存儲芯片：K × 的ROM ，K × 、K × 、K × 、K × 的SRAM 。請從上述規格中選用芯片設計該機主存儲器，畫出主存的連接框圖，并請注意畫出片選邏輯及與CPU 的連接。解：根據CPU 的地址線、數據線，可確定整個主存空間為K × 。系統程序區由RO

33、M 芯片組成；用戶程序區和系統程序工作區均由RAM 芯片組成。共需：K × 的ROM 芯片 片，K × 的SRAM 芯片 片，K × 的SRAM 芯片 片。主存地址分配如圖- 所示，主存的連接框圖如圖- 所示。 某半導體存儲器容量KB ，其中固化區KB ，可選EPROM 芯片為K × ；可隨機讀寫區KB ，可選SRAM 芯片有：K × 、K × 、K × 。地址總線A A （A 為最低位） ，雙向數據總線D D （D 為最低位） ，RW控制讀寫，MREQ為低電平時允許存儲器工作信號。請設計并畫出該存儲器邏輯圖，注明地址分配、

34、片選邏輯、片選信號極性等。 某機地址總線 位A A （A 為最低位） ，訪存空間KB 。外圍設備與主存統一編址，IO 空間占用FC FFFFH 。現用 芯片（K × ）構成主存儲器，請設計并畫出該存儲器邏輯圖，并畫出芯片地址線、數據線與總線的連接邏輯以及行選信號與列選信號的邏輯式，使訪問IO 時不訪問主存。動態刷新邏輯可以暫不考慮。解：存儲器邏輯圖如圖- 所示，為簡單起見，在圖中沒有考慮行選信號和列選信號，行選信號和列選信號的邏輯式可參考下題。在KB 空間的最后KB 為IO 空間，在此區間CS無效，不訪問主存。 已知有K × 的DRAM 芯片，其引腳功能如下：地址輸入A A

35、 ，行地址選擇RAS ，列地址選擇CAS ，數據輸入端DIN ，數據輸出端DOUT ，控制端WE 。請用給定芯片構成KB 的存儲器，采用奇偶校驗，試問：需要芯片的總數是多少？ 并請：（） 正確畫出存儲器的連接框圖。（） 寫出各芯片RAS和CAS形成條件。（） 若芯片內部采用 × 矩陣排列，求異步刷新時該存儲器的刷新間隔。解：（） 需要的芯片數 片，存儲器的連接框圖如圖- 所示。（） 若芯片內部采用 × 矩陣排列，設芯片的最大刷新間隔時間為ms ，則相鄰兩行之間的刷新間隔為：刷新間隔 最大刷新間隔時間÷ 行數 ms ÷ s可取刷新間隔 s 。并行存儲器有哪

36、幾種編址方式？ 簡述低位交叉編址存儲器的工作原理。解：并行存儲器有單體多字、多體單字和多體多字等幾種系統。多體交叉訪問存儲器可分為高位交叉編址存儲器和低位交叉編址存儲器。低位交叉編址又稱為橫向編址，連續的地址分布在相鄰的存儲體中，而同一存儲體內的地址都是不連續的。存儲器地址寄存器的低位部分經過譯碼選擇不同的存儲體，而高位部分則指向存儲體內的存儲字。如果采用分時啟動的方法，可以在不改變每個存儲體存取周期的前提下，提高整個主存的速度。 并行存儲器有哪幾種編址方式？ 簡述低位交叉編址存儲器的工作原理。解：并行存儲器有單體多字、多體單字和多體多字等幾種系統。多體交叉訪問存儲器可分為高位交叉編址存儲器和

37、低位交叉編址存儲器。低位交叉編址又稱為橫向編址，連續的地址分布在相鄰的存儲體中，而同一存儲體內的地址都是不連續的。存儲器地址寄存器的低位部分經過譯碼選擇不同的存儲體，而高位部分則指向存儲體內的存儲字。如果采用分時啟動的方法，可以在不改變每個存儲體存取周期的前提下，提高整個主存的速度。 什么是高速緩沖存儲器？ 它與主存是什么關系？ 其基本工作過程如何？解：高速緩沖存儲器位于主存和CPU 之間，用來存放當前正在執行的程序段和數據中的活躍部分，使CPU 的訪存操作大多數針對Cache 進行，從而使程序的執行速度大大提高。高速緩沖存儲器的存取速度接近于CPU 的速度，但是容量較小，它保存的信息只是主存

38、中最急需處理的若干塊的副本。當CPU 發出讀請求時，如果Cache 命中，就直接對Cache 進行讀操作，與主存無關；如果Cache 不命中，則仍需訪問主存，并把該塊信息一次從主存調入Cache 內。若此時Cache 已滿，則須根據某種替換算法，用這個塊替換掉Cache 中原來的某塊信息。 Cache 做在CPU 芯片內有什么好處？ 將指令Cache 和數據Cache 分開又有什么好處？解：Cache 做在CPU 芯片內可以提高CPU 訪問Cache 的速度。將指令Cache 和數據Cache 分開的好處是分體緩存支持并行訪問，即在取指部件取指令的同時，取數部件要取數據。并且，指令在程序執行中

39、一般不需要修改，故指令Cache 中的內容不需寫回到主存中去。 設某機主存容量為MB ，Cache 容量為KB ，每塊包含 個字，每字 位，設計一個四路組相聯映像（即Cache 每組內共有四個塊）的Cache 組織，要求：（） 畫出主存地址字段中各段的位數。（） 設Cache 的初態為空，CPU 依次從主存第 、 、 、 、 號單元讀出 個字（主存一次讀出一個字） ，并重復按此次序讀 次，問命中率是多少？（） 若Cache 的速度是主存的 倍，試問有Cache 和無Cache 相比，速度提高多少倍？解：（） 主存容量為MB ，按字節編址，所以主存地址為 位，地址格式如圖-所示。（） 由于每個字

40、塊有 個字，所以主存第 、 、 、 、 號字單元分別在字塊 中，采用四路組相聯映像將分別映像到第 組 組中，但Cache 起始為空，所以第一次讀時每一塊中的第一個單元沒命中，但后面 次每個單元均可以命中。（） 設Cache 的存取周期為T ，則主存的存取周期為 T 。無Cache 的訪存時間為 T所以速度提高倍數 ÷ 倍。 什么叫虛擬存儲器？ 采用虛擬存儲技術能解決什么問題？解：虛擬存儲器由主存儲器和聯機工作的輔助存儲器（通常為磁盤存儲器）共同組成，這兩個存儲器在硬件和系統軟件的共同管理下工作，對于應用程序員，可以把它們看作是一個單一的存儲器。采用虛擬存儲技術可以解決主存容量不足的問

41、題。虛擬存儲器將主存和輔存的地址空間統一編址，形成一個龐大的存儲空間。在這個大空間里，用戶可以自由編程，完全不必考慮程序在主存是否裝得下以及這些程序將來在主存中的實際存放位置。 已知采用頁式虛擬存儲器， 某程序中一條指令的虛地址是： 。該程序的頁表起始地址是 ，頁面大小K ，頁表中有關單元最末四位（實頁號）見下表：請指出指令地址（虛地址）變換后的主存實地址。解：頁面大小K ，頁內地址 位，根據頁表，可以得出主存實地址為 。第六章 控制器有哪幾種控制方式？ 各有何特點？解：控制器的控制方式可以分為 種：同步控制方式、異步控制方式和聯合控制方式。同步控制方式的各項操作都由統一的時序信號控制，在每個

42、機器周期中產生統一數目的節拍電位和工作脈沖。這種控制方式設計簡單，容易實現；但是對于許多簡單指令來說會有較多的空閑時間，造成較大數量的時間浪費，從而影響了指令的執行速度。異步控制方式的各項操作不采用統一的時序信號控制，而根據指令或部件的具體情況決定，需要多少時間，就占用多少時間。異步控制方式沒有時間上的浪費，因而提高了機器的效率，但是控制比較復雜。聯合控制方式是同步控制和異步控制相結合的方式。 什么是三級時序系統？解：三級時序系統是指機器周期、節拍和工作脈沖。計算機中每個指令周期劃分為若干個機器周期，每個機器周期劃分為若干個節拍，每個節拍中設置一個或幾個工作脈沖。 控制器有哪些基本功能？ 它可

43、分為哪幾類？ 分類的依據是什么？解：控制器的基本功能有：（） 從主存中取出一條指令，并指出下一條指令在主存中的位置。（） 對指令進行譯碼或測試，產生相應的操作控制信號，以便啟動規定的動作。（） 指揮并控制CPU 、主存和輸入輸出設備之間的數據流動。控制器可分為組合邏輯型、存儲邏輯型、組合邏輯與存儲邏輯結合型 類，分類的依據在于控制器的核心 微操作信號發生器（控制單元CU）的實現方法不同。 中央處理器有哪些功能？ 它由哪些基本部件所組成？解：從程序運行的角度來看，CPU 的基本功能就是對指令流和數據流在時間與空間上實施正確的控制。對于馮· 諾依曼結構的計算機而言，數據流是根據指令流的操

44、作而形成的，也就是說數據流是由指令流來驅動的。中央處理器由運算器和控制器組成。 中央處理器中有哪幾個主要寄存器？ 試說明它們的結構和功能。解：CPU 中的寄存器是用來暫時保存運算和控制過程中的中間結果、最終結果及控制、狀態信息的，它可分為通用寄存器和專用寄存器兩大類。通用寄存器可用來存放原始數據和運算結果，有的還可以作為變址寄存器、計數器、地址指針等。專用寄存器是專門用來完成某一種特殊功能的寄存器，如程序計數器PC 、指令寄存器IR 、存儲器地址寄存器MAR 、存儲器數據寄存器MDR 、狀態標志寄存器PSWR 等。 某機CPU 芯片的主振頻率為MHz ，其時鐘周期是多少s ？ 若已知每個機器周

45、期平均包含 個時鐘周期，該機的平均指令執行速度為 MIPS ，試問：（） 平均指令周期是多少s ？（） 平均每個指令周期含有多少個機器周期？（） 若改用時鐘周期為 s 的CPU 芯片，則計算機的平均指令執行速度又是多少MIPS ？（） 若要得到 萬次s 的指令執行速度，則應采用主振頻率為多少MHz 的CPU芯片？解：時鐘周期 ÷ MHz s（） 平均指令周期 ÷ MIPS s（） 機器周期 s × s平均每個指令周期的機器周期數 s ÷ s ÷ （） 主振頻率 MHz 以一條典型的單地址指令為例，簡要說明下列部件在計算機的取指周期和執行周期中的

46、作用。（） 程序計數器PC ；（） 指令寄存器IR ；（） 算術邏輯運算部件ALU ；（） 存儲器數據寄存器MDR ；（） 存儲器地址寄存器MAR 。解：（） 程序計數器PC ：存放指令地址；（） 指令寄存器IR ：存放當前指令；（） 算術邏輯運算部件ALU ：進行算邏運算；（） 存儲器數據寄存器MDR ：存放寫入或讀出的數據指令；（） 存儲器地址寄存器MAR ：存放寫入或讀出的數據指令的地址。以單地址指令“加（INC A）”為例，該指令分為 個周期：取指周期、分析取數周期、執行周期。 個周期完成的操作如表- 所示。 什么是指令周期？ 什么是CPU 周期？ 它們之間有什么關系？解：指令周期是指

47、取指令、分析取數到執行指令所需的全部時間。CPU 周期（機器周期）是完成一個基本操作的時間。一個指令周期劃分為若干個CPU 周期。 指令和數據都存放在主存，如何識別從主存儲器中取出的是指令還是數據？解：指令和數據都存放在主存，它們都以二進制代碼形式出現，區分的方法為：（） 取指令或數據時所處的機器周期不同：取指周期取出的是指令；分析取數或執行周期取出的是數據。（） 取指令或數據時地址的來源不同：指令地址來源于程序計數器；數據地址來源于地址形成部件。 CPU 中指令寄存器是否可以不要？ 指令譯碼器是否能直接對存儲器數據寄存器MDR 中的信息譯碼？ 為什么？ 請以無條件轉移指令JMP A 為例說明

48、。解：指令寄存器不可以不要。指令譯碼器不能直接對MDR 中的信息譯碼，因為在取指周期MDR 的內容是指令，而在取數周期MDR 的內容是操作數。以JMP A 指令為例，假設指令占兩個字，第一個字為操作碼，第二個字為轉移地址，它們從主存中取出時都需要經過MDR ，其中只有第一個字需要送至指令寄存器，并且進行指令的譯碼，而第二個字不需要送指令寄存器。 設一地址指令格式如下： OP A現在有 條一地址指令：LOAD（取數） 、ISZ（加“”為零跳） 、DSZ（減“”為零跳） 、STORE（存數） ，在一臺單總線單累加器結構的機器上運行，試排出這 條指令的微操作序列。要求：當排ISZ 和DSZ 指令時不要破壞累加寄存器Acc 原來的內容。解：（） LOAD（取數）指令PC MAR ，READ ；取指令MM MDRMDR IR ，PC PCA MAR ，READ ；取數據送AccMM MDRMDR Acc（） ISZ（加“”為零跳）指令取指令微操作略。A MAR ，READ ；取數據送AccMM MDRMDR AccAcc Acc ；加If Z then PC PC ；結果為 ，PC Acc MDR ，WRITE ；保存結果MDR MMAcc Acc ；恢復Acc（） DSZ（減“”為零跳）指令取