1、第11章 組合邏輯電路例題解析 例111 分析圖11.1電路的邏輯功能。圖11.1TT2解 (1)在圖11.1中，有A，B，C，D四輸入變量，F一個輸出函數，用T、T分別標注中間變量。()寫出輸出邏輯函數表達式為T1=ABT2=CDF= T1T2=ABCD()根據表達式列出真值表如表11.1所示。表11.1()功能說明。從真值表可看出，當A，B，C，D四輸入變量中有偶數個 (包括全)時電路輸出F為，而有奇數個1時，輸出F為，因此這是一個四輸入的偶校驗電路。例112 組合邏輯電路如圖11.2所示。已知A，B，C是輸入變量，F1和F2是輸出函數，試寫出輸出函數F1和F2的邏輯表達式，并分析該組合邏

2、輯電路的邏輯功能。 解：(1)根據邏輯圖可寫出輸出函數F1和F2的邏輯表達式并化簡。 HAB；IA+B； JIC(A+B)C； KI+CA+B+C： MHCABC NH+JAB+(A+B)C QKN(A+B+C)AB+(A+B)C F1M+QABC+(A+B+C)AB+(A+B)C ABC+(A+B+C)(A+B)(A+C)(B+C) ABC+ABC+ABC+ABC A(BC)+A(BC) ABC F2NAB+(A+B)C AB+AC+BC (2)根據F1和F2的邏輯表達式列出真值表如表112所示。 (3)分析真值表可知，該組合邏輯電路是一個全加器。輸入A，B，C分別是加數、被加數和低位的進位

3、；輸出F1是本位的和，F2是本位向高位的進位。例113 試用與非門設計個組合邏輯電路，它接收位8421BCD碼B3、B2、B1、B0，僅當2B3B2B1B07時，輸出F才為1。解：(1)根據題意知，邏輯變量為B3B2B1B0，邏輯函數為F。列出真值表如表113所示，因B3B2B1B0為8421 BCD碼，所以從10101111六組值對應的最小項為無關項(約束項)，它們的函數值可以任取。(2) 將真值表中的函數值填入卡諾圖并化簡，如圖113(a)。注意其中無關項的處理。（3）由卡諾圖化簡可得最簡式，并轉換為與非與非式為 (4) 畫出邏輯電路如圖解113 (b)所示。例114 某實驗室用兩個燈顯示

4、三臺設備的故障情況，當一臺設備有故障時黃燈亮；當兩臺設備同時有故障時紅燈亮；當三臺設備同時有故障時黃、紅兩燈都亮。設計該邏輯電路。解：(1)根據邏輯問題找出輸入變量和輸出變量，并設定邏輯值。在所述邏輯問題中，可確定A、B、C為輸入變量，它們代表三臺設備的故障情況，并設定：有故障時，對應邏輯“1”，無故障時，對應邏輯“0”。確定量F1、F2為輸出變量，它們分別表示黃燈和紅燈的亮、滅情況，并設定：燈亮時，對應邏輯“1”；燈滅時，對應邏輯“0”。(2)根據邏輯問題及以上設定，列出真值表如表114所示。(3)由真值表寫出邏輯表達式并化簡。用公式法化簡F1：F1ABC+ABC+ABC+ABCA(BC+B

5、C)+A(BC+BC)A(BC)+A(BC)A(BC)用卡諾圖法化簡F2，將真值表中的函數值填入卡諾圖如圖114(a)并化簡。由卡諾圖得最簡表達式：F2=AB+BC+AC若采用與非門實現，則應將函數轉換為與非與非式：（4）根據表達式畫出邏輯電路如圖114(b)所示。由圖可見，該電路要用三片集成器件構成：一片四異或門7486、片四2輸入與非門7400、片三3輸入與非門7410。雖然邏輯表達式是最簡的，但實際實現起來所用的集成器件的個數和種類都不是最少。（5）若以集成器件為基本單元來考慮向題，可重新化簡邏輯函數F2：F2ABC+ABC+ABC+ABCA(BC+BC)+BCA(BC)+BCA(BC)

6、·BC對應的邏輯電路如圖114(c)所示，此電路只需兩片集成器件即可完成。由此可見，計邏輯電路時，不能單純考慮邏輯表達式是否最簡，所用邏輯門是否最少，而要從實際出發，以集成器件為基本單元來考慮問題，看是否所用集成器件的個數及種類最少。另外，進行多個輸出端的邏輯函數的化簡時，讓不同的輸出邏輯函數中包含相同項，可以減少門的個數，有利于整個邏輯電路的化簡。例115 試用3個異或門4位二進制碼轉換成4位格雷碼。解 （1）列出將4位二進制碼轉換成4位格雷碼的真值表，如表115所示。其中B3B2B1B0是二進制碼、G3G2G1G0是格雷碼。（2）用卡諾圖化簡輸出函數表，得邏輯函數表達式為：G3B

7、3G2B3B2GlB2B1G0B1B0（3）根據表達式畫出邏輯圖，如圖115所示。例116 試用2輸入與門和2輸入或門實現4變量邏輯函數：F(A，B，C，D)m(7，11)解 將邏輯函數寫成最小項形式F(A，B，C，D)m(7，11)此函數已為最簡形式。從表面上看，實現此函數只能用2個4輸入與門和1個2輸入或門實現。但是，如果將公因子提出來，變為F(A，B，C，D)即可用2輸入門電路實現，電路如圖116所示。例11.7 用8選1數據選擇器實現邏輯函數解：邏輯變量的數目為3個（A、B、C）， 8選1數據選擇器的數據選擇器選擇輸入端為也為3個（）。寫出該函數的卡諾圖如圖117所示。圖117圖118

8、用卡諾圖來表示8選1數據選擇器的功能表。如圖118所示。將函數的卡諾圖與8選1數據選擇器卡諾圖比較后， 只須將邏輯變量A、C依次接在選擇輸入端A2 、A1 、A0，使能端接，而8選1數據選擇器的各數據輸入端依次接為D0=0，D1=1，D2=0，D3=0，D4=1，D5=1，D6=1，D7=0。這樣74l5l的輸出端Y就是邏輯函數。如圖119所示。D0D1 D2 D3 D4 D5 D6 D7D0D1 D2 D3 D4 D5 D6 D7圖119用具有n個地址輸入的數據選擇器來實現個邏輯變量的函數不需要將函數化簡為最簡式，只要將輸入邏輯變量加到相應的地址端，選擇器的數據輸入端D0 D7按函數卡諾圖中

9、最小項格中的值(或1)對應相連即可。用數據選擇器除了實現選擇輸入端數與邏輯變量數相同的邏輯函數外，還可以實現選擇輸入端數少于邏輯變量的邏輯函數。借助于引入變量的卡諾圖，分離出多余的變量，將其它變量依次接數據選擇器的選擇輸入端，而分離出的變量按一定規則接到數據選擇器輸入端，即可實現邏輯函數。 例118 用MSI（中規模集成電路）組合電路芯片構成一位二進制全減器。解 設被減數為A，減數為B，借位輸入為CI，全減差輸出為D，全減借位輸出為Co。列出真值表，如表11.6所示，由表11.6可得表達式根據表達式即可用MSI中規模集成電路實現，現采用譯碼器HC138實現，用譯碼器實現時，因為譯碼器HC138是反碼輸出，所以可將上式分別變為從而在譯碼器輸出增加與非門來實現。如圖11.10所示。例119 已知邏輯電路圖如圖11.11(a)所示，判斷電路是否存在冒險，并畫出消除冒險的電路。解 根據圖11.11(a)的電路圖可寫出：，令BC1時，所以會產生0冒險。消除冒險的方法是增加冗余項，消除產生的條件。現根據包含律將F改寫為，令BC1時，就不可能出現0冒險。在電路中增加相應的門電路，畫出電路圖如圖11.11(