1、.二、選擇題：（ 選擇一個正確的答案填入括號內，每題3 分，共 30 分 ）1. 設圖 1 中所有觸發器的初始狀態皆為0，找出圖中觸發器在時鐘信號作用下, 輸出電壓波形恒為 0 的是：（C ）圖。圖 1D ）。D ）。2. 下列幾種TTL 電路中，輸出端可實現線與功能的電路是（A、或非門B 、與非門C、異或門D 、 OC門3. 對 CMOS與非門電路，其多余輸入端正確的處理方法是（A、通過大電阻接地（>1.5K）B 、懸空C、通過小電阻接地（<1K）D、通過電阻接V CC4. 圖 2 所示電路為由555 定時器構成的（A ）。A、施密特觸發器B、多諧振蕩器C、單穩態觸發器D、 T觸

2、發器5. 請判斷以下哪個電路不是時序邏輯電路（C ）。A、計數器B 、寄存器C、譯碼器D 、觸發器6下列幾種A/D 轉換器中，轉換速度最快的是（A ）。A、并行A/D 轉換器B 、計數型A/D轉換器C、逐次漸進型A/D 轉換器 D、雙積分A/D 轉換器7某電路的輸入波形u I 和輸出波形u O 如圖 3 所示，則該電路為（C ）。圖3A、施密特觸發器B、反相器C、單穩態觸發器D、 JK 觸發器8要將方波脈沖的周期擴展10 倍，可采用（C ）。A、 10 級施密特觸發器B 、 10 位二進制計數器C、十進制計數器D、 10 位 D/A轉換器9、已知邏輯函數與其相等的函數為（D ）。A、B、C、D

3、、10、一個數據選擇器的地址輸入端有3 個時，最多可以有（C ）個數據信號輸出。A、 4 B 、 6 C、 8 D、 161、 在四變量卡諾圖中，邏輯上不相鄰的一組最小項為：（D ）A、 m 1 與 m 3 B 、 m 4 與 m 6C、 m 5 與 m 13 D 、 m 2 與 m 82、 L=AB+C 的對偶式為：（B ）A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ；3、半加器和的輸出端與輸入端的邏輯關系是（ D ）A、與非 B、或非C、 與或非 D、異或4、 TTL 集成電路74LS138 是 / 線譯碼器，譯碼器為輸出低電平有效，若輸入為

4、A 2A 1 A 0 =101 時，輸出：為（ B ）。A . 00100000 B. 11011111 C.11110111 D. 000001005、屬于組合邏輯電路的部件是（A ）。A、編碼器B 、寄存器C、觸發器D、計數器6存儲容量為8K×8 位的ROM存儲器，其地址線為（C ）條。A、 8 B 、 12 C、 13 D、 147、一個八位D/A 轉換器的最小電壓增量為0.01V, 當輸入代碼為10010001 時，輸出電壓為（ C ） V。A、 1.28 B 、 1.54 C 、 1.45 D 、 1.568、 T 觸發器中，當T=1 時，觸發器實現（C ）功能。A、置1

5、B 、置 0 C 、計數D 、保持9、指出下列電路中能夠把串行數據變成并行數據的電路應該是（C ）。A、 JK 觸發器B 、 3/8 線譯碼器C、移位寄存器D 、十進制計數器10、只能按地址讀出信息，而不能寫入信息的存儲器為（B ）。A、 RAM B、 ROM C、 PROM D、 EPROM1 以下式子中不正確的是（C ）a 1?A Ab A A=Ac A B A Bd1A12已知Y AB B AB 下列結果中正確的是（C ）aYAbYBcYABdY A B3 TTL 反相器輸入為低電平時其靜態輸入電流為（C ）a3mAb5mAc1mAd7mA4下列說法不正確的是（C ）a 集電極開路的門稱

6、為OC門b 三態門輸出端有可能出現三種狀態（高阻態、高電平、低電平）c OC門輸出端直接連接可以實現正邏輯的線或運算d 利用三態門電路可實現雙向傳輸5以下錯誤的是（B ）a 數字比較器可以比較數字大小b 實現兩個一位二進制數相加的電路叫全加器c 實現兩個一位二進制數和來自低位的進位相加的電路叫全加器d 編碼器可分為普通全加器和優先編碼器6下列描述不正確的是（A ）a觸發器具有兩種狀態，當Q=1 時觸發器處于1 態b時序電路必然存在狀態循環c異步時序電路的響應速度要比同步時序電路的響應速度慢d邊沿觸發器具有前沿觸發和后沿觸發兩種方式，能有效克服同步觸發器的空翻現象7電路如下圖（圖中為下降沿Jk觸

7、發器） ，觸發器當前狀態Q3 Q2 Q1為“011”，請問時鐘作用下，觸發器下一狀態為（B ）a “110”b“100”c “010”d“000”8、下列描述不正確的是（A ）a時序邏輯電路某一時刻的電路狀態取決于電路進入該時刻前所處的狀態。b寄存器只能存儲小量數據，存儲器可存儲大量數據。c主從JK 觸發器主觸發器具有一次翻轉性d上面描述至少有一個不正確9下列描述不正確的是（B ）a EEPROM 具有數據長期保存的功能且比EPROM 使用方便b集成二十進制計數器和集成二進制計數器均可方便擴展。c將移位寄存器首尾相連可構成環形計數器d上面描述至少有一個不正確1將代碼（10000011） 842

8、1轉換為二進制數（B ） 。A、 （ 01000011） 2B、 （ 01010011） 2C、 （ 10000011） 2D、 （ 000100110001） 2AB 的對偶式為（2函數 F A BA、 （ A B ）?（A B）C、 A B?A B3有符號位二進制數的原碼為（A、 -29B、 +294邏輯函數Y AC ABDA ）。B、 A B?A B；D、 （A B）（A B）11101） ，則對應的十進制為（C、 -13D、 +13BCD （E F ）的最簡的與或式（A、 AC+BD ；B、 AC5邏輯函數的F= AB ABABDC、 AC+BBC 的標準與或式為（D 、 A+BDA

9、)。A、(2,3,4,5,7)C、(0,1,2,3,5)B、(1,2,3,4,6)D、(3,4,5,6,7)6邏輯函數Y（ A， B， C） =（0,2,4,5） 的最簡與或非式為（A ） 。A、 AC ABB、 AB ACC、 AC ABD 、 AB AC B C7邏輯函數Y（ A， B， C， D） =（1,2,4,5,6,9）其約束條件為AB+AC=0 則最簡與或式為（ A ） 。A、 BC CD CDC、 AC D CD CD8下圖為TTL 邏輯門，其輸出B、 BCCDACD ；D、ABBDACY 為(A) 。A、 0B、 1C、 A B9下圖為OD 門組成的線與電路其輸出Y 為（A、

10、1B、0C、BD、A?B10 下圖中觸發器的次態方程Qn+1 為（A ） 。A、AB、0C、QnD、Qn11 RS 觸發器要求狀態由0 1其輸入信號為（A ） 。A、 RS=01 B、 RS=× 1C、 RS=× 012電源電壓為+12V 的 555 定時器、組成施密特觸發器，控制端開路，則該觸發器的回差電壓VT為（ A ） 。A、 4VB、 6VC、 8VD、 12V13為了將三角波換為同頻率的矩形波，應選用（B ） 。A、施密特觸發器B、單穩態觸發器C、多諧振器D、計數器1. 十進制數85 轉換為二進制數為（D ）A 1001011 B 1010011 C 110010

11、1 D 10101012. 二進制數11011 轉換為十進制數為（B ）A 32 B 27 C 64 D 1284. 8421BCD 碼 110011 001 表示十進制為（A ）A 33.2 B 51.0125 C 63.2 D 51.25在下列一組數中，與（111001）2 相等的數是（C ）A （34）16B （ 65） 8C（57）106下列數碼均代表十進制數6，其中按余3 碼編碼的是（ C ）A 0110；B1100；C 10017. “異或”邏輯與以下哪種邏輯是非的關系 （ C ）A“與”邏輯B “或”邏輯 C “同或”邏輯8. F1 bc bc與 F2bc bc 兩函數的關系為（

12、 C ）A相同B對偶C反函數9. n 個變量，有多少個最小項（ A ）A 2nB 2n C n10. 利用三極管的截止狀態和什么狀態實現開關電路的斷開和接通（A放大狀態B 擊穿狀態C 飽和狀態D 11. TTL 門電路是采用以下什么設計的門電路（A ）A雙極型三極管B 單極型MOS管C 二極管C ）導通狀態D 三態門14. 邏輯電路的分析任務是（D ）A給定功能，通過一定的步驟設計出電路B 研究電路的可靠性C研究電路如何提高速度D 給定電路，通過一定的步驟說明電路的功能15. 組合邏輯電路不含有（A ）A記憶能力的器件B 門電路和觸發器C 門電路D 運算器16. 常用的一種3-8 線譯碼器是（

13、B ）A 74148 B 74138 C 7448 D17.74138 是（ B ）A時序邏輯器件B 組合邏輯器件C 定時器件18. 共陽型七段數碼管各段點亮需要（ C ）A 高電平B 接電源C 低電平D19. 由門電路組成的全加器是（ B ） 74151D 整形器件A時序邏輯器件B 組合邏輯器件C 脈沖邏輯器件D 以上答案都不正確22. 輸入 100Hz脈沖信號，要獲得A 100 進制 B 10 進制23. 時序邏輯電路設計的任務是（20. TTL 門電路的工作電源一般是（B ）A 25 v B +5V C 3V 18V10HZ的輸出脈沖信號需要用多少進制計數器實現（C 50 進制D 5 進

14、制A ）A給定功能，通過一定的步驟設計出時序電路B 研究電路的可靠性C研究電路如何提高速度D 給定電路，通過一定的步驟說明電路的功能24. 計數器是（A ）A時序邏輯器件B 組合邏輯器件C 定時器件25. 以下何種電路具有記憶能力（CC 時序邏輯電路D 多諧振蕩電路C ）B 門電路和觸發器模擬電路和數字電路A ）組成。C譯碼器B ）C 寄存器D 譯碼器A門電路B 組合邏輯電路26. 時序邏輯電路一般可以分兩類，即（A組合邏輯電路和時序邏輯電路C同步型和異步型D28時序邏輯電路通常由門電路和（A存儲電路B寄存器29. 利用定時器555 可以設計實現（A全加器B 多諧振蕩器1 、 8421BCD

15、碼 01101001.01110001 轉換為十進制數是：( CD： 54.56A： 78.16B： 24.25C： 69.712、最簡與或式的標準是：（ C ）（B )ABCF00000011010101101001101011001111B ：表達式中乘積項最少，表達式中乘積項最多，D：表1A： 表達式中乘積項最多，且每個乘積項的變量個數最多且每個乘積項的變量個數最多C：表達式中乘積項最少，且每個乘積項的變量個數最少且每個乘積項的變量個數最多3、用邏輯函數卡諾圖化簡中，四個相鄰項可合并為一項A：消去1 個表現形式不同的變量，保留相同變量B ：消去2 個表現形式不同的變量，保留相同變量C：消

16、去3 個表現形式不同的變量，保留相同變量D ：消去4 個表現形式不同的變量，保留相同變量4 、已知真值表如表1 所示，則其邏輯表達式為：A ）A： A B C B ： AB + BC C： AB + BCD ： ABC ( A+B+C )5、函數F（A， B， C）=AB+BC+AC 的最小項表達式為：（ B ）A：F（A,B,C）= m（0，2，4）B ：F（A,B,C）= m（3，5，6，7）C：F（A,B,C）= m（0，2，3，4）D：F（A,B,C）= m（2，4，6，7）32） 10需要（ C ） 個移位脈沖。C： 5D：6E1=1 ， E2A=E2B=0）時，地址碼A2A1A0=

17、011，C： 11110111D： 111111116、欲將一個移位寄存器中的二進制數乘以（A： 32B：107、已知74LS138 譯碼器的輸入三個使能端（則輸出 Y7 Y 0是：（ C ）A： 11111101B： 101111118、要實現Qn 1 Qn ， JK 觸發器的J、 K 取值應是：（ D ）A： J=0， K=0B： J=0， K=1C： J=1， K=0D： J=1，K=19、能夠實現線與功能的是：（ B ）.A： TTL 與非門 邏輯門B： 集電極開路門C： 三態邏輯門D： CMOS10 、個四位串行數據，輸入四位移位寄存器，時鐘脈沖頻率為轉換為 4 位并行數據輸出。)可

18、1kHz，經過 (C4S4S3S2S1AD：結果是：4sA： B： C： D：11000110011011110101圖11和二進制數(111100111.001) 等值的十六進制數是A (747.2) 16B (1E7.2) 16 C(3D7.1)16D(F31.2) 162和邏輯式ACBC AB 相等的式子是(A AC+BB BCCDA BC3 32 位輸入的二進制編碼器，其輸出端有(D ) 位。A. 256B. 128C. 44 n 位觸發器構成的扭環形計數器A 2n-nnB 2 -2n5 4 個邊沿 JK 觸發器 , 可以存儲A 4B 86三極管作為開關時工作區域是A飽和區+放大區C放

19、大區+擊穿區(B擊穿區D飽和區D. 5, 其無關狀態數為個C 2nA ) 位二進制數C 16D )+截止區+截止區)D2n-17. 下列各種電路結構的觸發器中哪種能構成移位寄存器(8施密特觸發器常用于對脈沖波形的(A基本RS觸發器B同步RS觸發器)C主從結構觸發器A定時B計數C )C整形1 在四變量卡諾圖中，邏輯上不相鄰的一組最小項為：（ D ）Am 1 與m 3Bm 4 與m 6Cm 5 與m 13Dm 2 與m 82 L=AB+C 的對偶式為：（ B ）A . A+BCB . （A+B）C3屬于組合邏輯電路的部件是（A ） 。A編碼器B寄存器4 T 觸發器中，當T=1 時，觸發器實現（A置

20、1B置05指出下列電路中能夠把串行數據變成并行數據的電路應該是（C . A+B+CD. ABCC觸發器D計數器C ）功能。C計數D保持C ）。A JK 觸發器B 3/8 線譯碼器C移位寄存器D十進制計數器6某電路的輸入波形u I 和輸出波形u O 下圖所示，則該電路為（C ） 。A施密特觸發器C單穩態觸發器7. 三極管作為開關時工作區域是A飽和區+放大區C放大區+擊穿區（B擊穿區D飽和區D ）+截止區+截止區B反相器D JK觸發器8已知邏輯函數與其相等的函數為（D ） 。A.B.C.D.9. 一個數據選擇器的地址輸入端有3 個時，最多可以有（C ）個數據信號輸出。A 4B 6C 8D 1610

21、. 用觸發器設計一個24 進制的計數器，至少需要（ D ） 個觸發器。A 3 B 4C 6D 51 下列電路中不屬于時序電路的是C 。A同步計數器B異步計數器2 CT74LS290 計數器的計數工作方式有A 1B 23 3 線 8 線譯碼器有A 。A 3 條輸入線，8 條輸出線C 2 條輸入線，8 條輸出線4一個五位的二進制加法計數器，初始狀態為器的狀態為D 。A 00111B 00101C組合邏輯電路D數據寄存器C 種。C 3D 4B 8條輸入線，3 條輸出線D 3 條輸入線，4 條輸出線00000，問經過201 個輸入脈沖后，此計數C 01000D 010015若將一TTL 異或門輸入端A

22、、 B 當作反相器使用，則A、 B 端的連接方式為A 。A A 或 B 中有一個接1B A 或 B 中有一個接0.C A 和 B 并聯使用D不能實現6. 下列各種電路結構的觸發器中哪種能構成移位寄存器（C ）A基本RS觸發器B同步RS觸C主從結構觸發器D SR鎖存器7邏輯函數F(A,B,C) = AB+B C+AC'A F(A,B,C)= m(0,2,4)D )。B F(A,B,C)= m(1,5,6,7)C F（A,B,C）= m （0,2,3,4）D8設計一個把十進制轉換成二進制的編碼器，則輸入端數F(A,B,C)= m(3,4,6,7)M和輸出端數N分別為(A M=N=10B M

23、=10， N=29數字 電 路 中 的 工 作 信 號 為 （ B ）A直流信號C隨時間連 續 變 化 的 電 信 號10 L=AB+C 的對偶式為：（ A ）A A+BCB.（A+B）CC M=10， N=4 。B脈沖 信 號D M=10， N=3C. A+B+CD ABC1 數字電路中的工作信號為（B ） 。A 隨時間連續變化的電信號C直流信號2邏輯符號如圖一所示，當輸入A " 0" ，輸入A “ 1”3邏輯圖和輸入B “ 0”A， B 的波形如圖二所示，分析BB 為方波時，則輸出C方波"0"=1t1 時刻輸出F 為（A “ 1”4圖三邏輯電路為（A

24、 與非門圖一A ）。B “ 0”A ）。B 與門C任意C脈沖信號F 應為（C ） 。ABt1圖二或門A BCFA BCF25邏輯電路如圖四所示，輸入A 0， B 1， C 1，則輸出F1 和 F2 分別為（D ）。67邏輯電路如圖五所示，其邏輯功能相當于一個（8與二進制數9時序邏輯電路中一定是含（A F10,F2 0B F10,F2 1F AB+BC+CA 的“與非”邏輯式為（A F AB BC CAB FC F11,F2B ）。AB BCCAA “與”非門B “導或”門10101010 相應的十進制數為（A 110A 觸發器D 譯碼器10用ADB ）210A ）B 組合邏輯電路CCn 個觸發

25、器構成計數器，可得到最大計數長度是（n2n-1B 2nD F11,F2 0C F AB170BCCA2n1 已知某電路的真值表如下表所示，則該電路的邏輯表達式為（C ） 。A Y CB Y ABCC Y AB CD Y BC CABCYABCY000010000011101101001101011111112三輸入、八輸出譯碼器，對任一組輸入值其有效輸出個數為（C ） 。A 3 個B 8個C1個D11個3 JK 觸發器要實現Qn+1=1 時，J、 K 端的取值為（D ）。A J=0,K=1B J=0,K=0CJ=1,K=1DJ=1,K=04. 邏輯函數F=A(A B)=( A ) 。A. BB. AC.ABD.(A B)5五個D觸發器構成環形計數器，其計數長度為（A ）。A.5B.10C.25D.326同步時序電路和異步時序