1、深入了解內存工作原理RAM（Random Access Memory）隨機存取存儲器對于系統性能的影響是每個PC用戶都非常清楚的，所以很多朋友趁著現在的內存價格很低紛紛擴容了內存，希望借此來得到更高的性能。不過現在市場是多種內存類型并存的，SDRAM、DDR SDRAM、RDRAM等等，如果你使用的還是非常古老的系統，可能還需要EDO DRAM、FP DRAM（塊頁）等現在不是很常見的內存。    雖然RAM的類型非常的多，但是這些內存在實現的機理方面還是具有很多相同的地方，所以本文的將會分為幾個部分進行介紹，第一部分主要介紹SRAM和異步DRAM（asynchronous

2、 DRAM），在以后的章節中會對于實現機理更加復雜的FP、EDO和SDRAM進行介紹，當然還會包括RDRAM和SGRAM等等。對于其中同你的觀點相悖的地方，歡迎大家一起進行技術方面的探討。存儲原理  為了便于不同層次的讀者都能基本的理解本文，所以我先來介紹一下很多用戶都知道的東西。RAM主要的作用就是存儲代碼和數據供CPU在需要的時候調用。但是這些數據并不是像用袋子盛米那么簡單，更像是圖書館中用有格子的書架存放書籍一樣，不但要放進去還要能夠在需要的時候準確的調用出來，雖然都是書但是每本書是不同的。對于RAM等存儲器來說也是一樣的，雖然存儲的都是代表0和1的代碼，但是不同的組

3、合就是不同的數據。  讓我們重新回到書和書架上來，如果有一個書架上有10行和10列格子（每行和每列都有0-9的編號），有100本書要存放在里面，那么我們使用一個行的編號一個列的編號就能確定某一本書的位置。如果已知這本書的編號87，那么我們首先鎖定第8行，然后找到第7列就能準確的找到這本書了。在RAM存儲器中也是利用了相似的原理  現在讓我們回到RAM存儲器上，對于RAM存儲器而言數據總線是用來傳入數據或者傳出數據的。因為存儲器中的存儲空間是如果前面提到的存放圖書的書架一樣通過一定的規則定義的，所以我們可以通過這個規則來把數據存放到存儲器上相應的位置，而進

4、行這種定位的工作就要依靠地址總線來實現了。對于CPU來說，RAM就象是一條長長的有很多空格的細線，每個空格都有一個唯一的地址與之相對應。如果CPU想要從RAM中調用數據，它首先需要給地址總線發送地址數據定位要存取的數據，然后等待若干個時鐘周期之后，數據總線就會把數據傳輸給CPU。下面的示意圖可以幫助你很好的理解這個過程。此主題相關圖片如下：  上圖中的小園點代表RAM中的存儲空間，每一個都有一個唯一的地址線同它相連。當地址解碼器接收到地址總線送來的地址數據之后，它會根據這個數據定位CPU想要調用的數據所在的位置，然后數據總線就會把其中的數據傳送到CPU。 

5、0;上面所列舉的例子中CPU在一行數據中每次知識存取一個字節的數據，但是在現實世界中是不同的，通常CPU每次需要調用32bit或者是64bit的數據（這是根據不同計算機系統的數據總線的位寬所決定的）。如果數據總線是64bit的話，CPU就會在一個時間中存取8個字節的數據，因為每次還是存取1個字節的數據，64bit總線將不會顯示出來任何的優勢，women工作的效率將會降低很多。 從“線”到“矩陣”  如果RAM對于CPU來說僅僅是一條“線”的話，還不能體現實際的運行情況。因為如果實際情況真的是這樣的話，在實際制造芯片的時候，會有很多實際的困難，特別是在需要設計大容量

6、的RAM的時候。所以，一種更好的能夠降低成本的方法是讓存儲信息的“空格”排列為很多行每個“空格”對應一個bit存儲的位置。這樣，如果要存儲1024bits的數據，那么你只要使用32x32的矩陣就能夠達到這個目的了。很明顯，一個32x32的矩陣比一個1024bit的行設備更緊湊，實現起來也更加容易。請看下圖：此主題相關圖片如下：  知道了RAM的基本結構是什么樣子的，我們就下面談談當存儲字節的過程是怎樣的：  上面的示意圖顯示的也僅僅是最簡單狀態下的情況，也就是當內存條上僅僅只有一個RAM芯片的情況。對于X86處理器，它通過地址總線發出一個具有22位二進制

7、數字的地址編碼其中11位是行地址，另外11位是列地址，這是通過RAM地址接口進行分離的。行地址解碼器（row decoder）將會首先確定行地址，然后列地址解碼器（column decoder）將會確定列地址，這樣就能確定唯一的存儲數據的位置，然后該數據就會通過RAM數據接口將數據傳到數據總線。另外，需要注意的是，RAM內部存儲信息的矩陣并不是一個正方形的，也就是行和列的數目不是相同的行的數目比列的數目少。(后面我們在討論DRAM的過程中會講到為什么會這樣)此主題相關圖片如下：  上面的示意圖粗略的概括了一個基本的SRAM芯片是如何工作的。SRAM是“static RAM（

8、靜態隨機存儲器）”的簡稱，之所以這樣命名是因為當數據被存入其中后不會消失（同DRAM動態隨機存儲器是不同，DRAM必須在一定的時間內不停的刷新才能保持其中存儲的數據）。一個SRAM單元通常由4-6只晶體管組成，當這個SRAM單元被賦予0或者1的狀態之后，它會保持這個狀態直到下次被賦予新的狀態或者斷電之后才會更改或者消失。SRAM的速度相對比較快，而且比較省電，但是存儲1bit的信息需要4-6只晶體管制造成本太高了（DRAM只要1只晶體管就可以實現）。RAM芯片前面的介紹都相對比較簡單、抽象。下面我們會結合實際的RAM芯片進行介紹。在談到這個問題的時候，我們會涉及到一個比較重要的技術：封裝。你應

9、該聽說過諸如30線SIMMS、72線SIMMS和168線DIMMS或者RIMMs其中的一個或者幾個術語吧。如果要解釋這些術語之間的不同，就應該了解RAM的封裝技術。SRAM芯片早期的SRAM芯片采用了20線雙列直插（DIP：Dual Inline Package）封裝技術，它們之所以具有這么多的針腳，是因為它們必須：每個地址信號都需要一根信號線 一根數據輸入線和一根數據輸出線 部分控制線(Write Enable, Chip Select) 地線和電源線此主題相關圖片如下：上圖顯示的是SRAM芯片，但是并不是下面示意圖中的SRAM芯片下面的是一個16K x 1-bit SRAM芯片的針腳功能示

10、意圖：此主題相關圖片如下：A0-A13是地址輸入信號引腳CS是芯片選擇引腳在一個實際的系統中，一定具有很多片SRAM芯片，所以需要選擇究竟從那一片SRAM芯片中寫入或者讀取數據WE是寫入啟用引腳（如上表，在CS、WE上面的線我沒有寫入，表示低電平有效或者是邏輯0時有效）：當SRAM得到一個地址之后，它需要知道進行什么操作，究竟是寫入還是讀取，WE就是告訴SRAM要寫入數據Vcc是供電引腳Din是數據輸入引腳Dout是數據輸出引腳GND是接地引腳Output Enable（OE）：有的SRAM芯片中也有這個引腳，但是上面的圖中并沒有。這個引腳同WE引腳的功能是相對的，它是讓SRAM知道要進行讀取

11、操作而不是寫入操作。從Dout引腳讀取1bit數據需要以下的步驟：SRAM讀取操作1)通過地址總線把要讀取的bit的地址傳送到相應的讀取地址引腳(這個時候/WE引腳應該沒有激活，所以SRAM知道它不應該執行寫入操作)2)激活/CS選擇該SRAM芯片3)激活/OE引腳讓SRAM知道是讀取操作第三步之后，要讀取的數據就會從DOut引腳傳輸到數據總線。怎么過程非常的簡單吧？同樣，寫入1bit數據的過程也是非常的簡單的。SRAM寫入操作1)通過地址總線確定要寫入信息的位置(確定/OE引腳沒有被激活）2)通過數據總線將要寫入的數據傳輸到Dout引腳3)激活/CS引腳選擇SRAM芯片4)激活/WE引腳通知

12、SRAM知道要盡心寫入操作經過上面的四個步驟之后，需要寫入的數據就已經放在了需要寫入的地方。DRAM芯片現在我們知道了在一個簡單的SRAM芯片中進行讀寫操作的步驟了了，然后我們來了解一下普通的DRAM芯片的工作情況。DRAM相對于SRAM來說更加復雜，因為在DRAM存儲數據的過程中需要對于存儲的信息不停的刷新，這也是它們之間最大的不同。下面讓我們看看DRAM芯片的針腳的作用。最早、最簡單也是最重要的一款DRAM芯片是Intel在1979年發布的2188，這款芯片是16Kx1 DRAM 18線DIP封裝。“16K x 1”的部分意思告訴我們這款芯片可以存儲16384個bit數據，在同一個時期可以

13、同時進行1bit的讀取或者寫入操作。(很抱歉找不到這款芯片的實物圖片，只好自己簡單的畫了一個示意圖)此主題相關圖片如下：  上面的示意圖可以看出，DRAM和SRAM之間有著明顯的不同。首先你會看到地址引腳從14根變為7根，那么這顆16K DRAM是如何完成同16K SRAM一樣的工作的呢？答案很簡單，DRAM通過DRAM接口把地址一分為二，然后利用兩個連續的時鐘周期傳輸地址數據。這樣就達到了使用一半的針腳實現同SGRAM同樣的功能的目的，這種技術被稱為多路技術（multiplexing）。那么為什么好減少地址引腳呢？這樣做有什么好處呢？前面我們曾經介紹過，存儲1bit的數據

14、SRAM需要4-6個晶體管但是DRAM僅僅需要1個晶體管，那么這樣同樣容量的SRAM的體積比DRAM大至少4倍。這樣就意味著你沒有足夠空間安放同樣數量的引腳（因為針腳并沒有因此減少4倍）。當然為了安裝同樣數量的針腳，也可以把芯片的體積加大，但是這樣就提高芯片的生產成本和功耗，所以減少針腳數目也是必要的，對于現在的大容量DRAM芯片，多路尋址技術已經是必不可少的了。當然多路尋址技術也使得讀寫的過程更加復雜了，這樣在設計的時候不僅僅DRAM芯片更加復雜了，DRAM接口也要更加復雜，在我們介紹DRAM讀寫過程之前，請大家看一張DRAM芯片內部結構示意圖：此主題相關圖片如下：在上面的示意圖中，你可以看

15、到在DRAM結構中相對于SRAM多了兩個部分：由/RAS (Row Address Strobe：行地址脈沖選通器)引腳控制的行地址門閂線路（Row Address Latch）和由/CAS(Column Address Strobe：列地址脈沖選通器)引腳控制的列地址門閂線路（Column Address Latch）。DRAM讀取過程1)通過地址總線將行地址傳輸到地址引腳2)/RAS引腳被激活，這樣行地址被傳送到行地址門閂線路中3)行地址解碼器根據接收到的數據選擇相應的行此主題相關圖片如下：4)/WE引腳被確定不被激活，所以DRAM知道它不會進行寫入操作5)列地址通過地址總線傳輸到地址引腳

16、6)/CAS引腳被激活，這樣列地址被傳送到行地址門閂線路中7)/CAS引腳同樣還具有/OE引腳的功能，所以這個時候Dout引腳知道需要向外輸出數據。此主題相關圖片如下：8) /RAS和/CAS都不被激活，這樣就可以進行下一個周期的數據操作了。 其實DRAM的寫入的過程和讀取過程是基本一樣的，所以如果你真的理解了上面的過程就能知道寫入過程了，所以這里我就不贅述了。（只要把第4步改為/WE引腳被激活就可以了）。DRAM刷新我們已經提到過，DRAM同SRAM最大的不同就是不能比較長久的保持數據，這項特性使得這種存儲介質對于我們幾乎沒有任何的作用。但是DRAM設計師利用刷新的技術使得DRAM稱為了現在

17、對于我們最有用處的存儲介質。這里我僅僅簡要的提及一下DRAM的刷新技術，因為在后面介紹FP、EDO等類型的內存的時候，你會發現它們具體的實現過程都是不同的。DRAM內僅僅能保持其內存儲的電荷非常短暫的時間，所以它需要在其內的電荷消失之前就進行刷新直到下次寫入數據或者計算機斷電才停止。每次讀寫操作都能刷新DRAM內的電荷，所以DRAM就被設計為有規律的讀取DRAM內的內容。這樣做有下面幾個好處。第一，僅僅使用/RAS激活每一行就可以達到全部刷新的目的；第二，DRAM控制器來控制刷新，這樣可以防止刷新操作干擾有規律的讀寫操作。在文章的開始，我曾經說過一般行的數目比列的數據少。現在我可以告訴為什么會

18、這樣了，因為行越少用戶刷新的時間就會越少。RAM模塊基礎    在前面的一節文章中我們對于DRAM和SRAM的基本工作原理做了一些簡單的介紹，在我們所列舉的例子中都是介紹了最基本的存儲單元的工作模式，所以應該不難理解，看到很多朋友對于這個方面的東西很感興趣，今天我就繼續介紹關于RAM（Random Access Memory）的部分知識。理解這個部分知識，是更好的了解以后我們介紹各種RAM的實際工作情況的基礎。在SRAM或者DRAM的每一個基本存儲單位（也就是上一節中介紹用來存儲1bit信息的存儲單位）都只能存儲0或者1這樣的數據，而且在上一節中IDT6

19、167和Intel 2188芯片都僅僅只有Din（數據輸入）和Dout（數據輸出接口），而CPU存取數據的時候是按照字節（也就是8bit）來存儲的，那么RAM究竟如何滿足CPU的這樣的要求呢？ 首先為了能存儲1字節(8 bit)的信息,就需要8個1bit RAM基本存儲單元堆疊在一起，這也意味著這8顆芯片被賦予了同樣的地址。下面的示意圖可以幫助你比較形象的了解這一點（下圖所示的圖例中僅僅畫了4個存儲單元，大家當成8個來看就可以了）。此主題相關圖片如下：通常這8顆1bit芯片是通過地址總線和數據總線在PCB（印刷電路板）上連接而成的，對于CPU來說它就是一顆8bit的RAM芯片，而不再是獨立的8

20、個1 bit芯片。在上圖所示的地址總線位寬是22bit，這樣這個地址總線所能控制的存儲模塊的容量應該是222=4194304bit,也就是4MB的容量；數據總線的位寬是8bit，就是通過剛才提到的8個1bit的基本存儲單元的Dout并聯在一起實現的這樣也能夠滿足CPU的要求了。（對于這種存儲顆粒我們稱之為4194304 x 8模塊或者4Mx8，注意這里的“M”不是“MByte”而是“Mbit”）。為了舉例說明，我們用一條TI（德儀公司）出品的TM4100GAD8 SIMM內存為例來說明，因為這種內存的構造相對比較簡單，便于大家理解。TM4100GAD8基于4M x 8模塊制造，容量4MB，采用

21、30線SIMM封裝。如果前面我說的東西你看明白了，就應該知道這條內存采用了4Mx1 DRAM顆粒。下面的數據是我在TI官方網站上找到的（目前很少有公司的網站還提供自己以前產品的數據）：構造：4194304 × 8 工作電壓：5-V 30線SIMM（Single In-Line Memory Module：SIMM） 采用8片4Mbit DRAM內存顆粒，塑料SOJs封裝 長刷新期16 ms(1024周期)此主題相關圖片如下：在上面的示意圖中，A0A10是地址輸入引腳/CAS:行地址脈沖選通器引腳DQ1DQ8：數據輸入/數據輸出引腳NC：空信號引腳/RAS：列地址脈沖選通器引腳VSS：

22、接地引腳/W：寫入啟用引腳VCC 5V供電引腳此主題相關圖片如下：上面的電路示意圖應該能夠讓我們更加清楚的理解這個問題,TM4100GAD8由8片4096x1bit芯片組成,VCC和VSS為所有的芯片提供5v的電壓。每個芯片都具有/RAS、/CAS、/W引腳同內存相應的引腳連通。每個芯片都具有不同的數據輸出/輸出接口。這樣我們應該就能夠知道RAM是如何滿足CPU存取數據的需要的了。關于Bank的問題前面我們講述的都是8bit的內存，現在這種東西我們基本上都接觸不到了，更常用的是32bit、64bit或者128bit。由于前面我們已經講到了4Mx1bit模塊實現bit輸入輸出的方法，所以我們很容

23、易想到我們把足夠多的芯片放在一個模塊中就可以了。不過在實際應用中，僅僅這樣做還是不行的，這里就需要引入bank的概念，bank是由多個模塊組成的。請看下面的示意圖：  上面的示意圖顯示的是由4組8bit模塊組成的一個bank，如果構成模塊的是4194304 x 1芯片，那么每個模塊的架構應該是4194304x8(4MB)，這樣4個模塊就能組成一個位寬為32bit的bank，容量為16MB。當存儲數據的時候，第一模塊存儲字節1,第二個模塊存儲字節2，第三個模塊存儲字節3，第四個模塊存儲字節4，第五個模塊存儲字節5如此循環知道達到內存所能達到的最高容量。文章讀到這里，我們應該能知道，當我

24、們的系統使用這種類型的內存時，可以通過兩種方式來增加這種類型內存的容量。第一種就是通過增加每一個獨立模塊的容量來增加bank的容量，另外一個方法就是增加bank的數目。這樣如果讓這種類型的內存的容量提升到32MB，可以把每個模塊的容量從4MB提升到8MB或者增加bank的數目。前面我們用來舉例的這種30線的SIMM一般是用在486級別的電腦上的，而現在的Pentium級別的電腦所使用的內存同這個是不同的。而截止到現在，我的這篇文章還沒有涉及到我們目前所使用的內存，不過不要著急，相信充分的理解我現在所談論的東西將有助于你理解以后的內容。不過這里可以先告訴大家的是Pentium級別的內存和486系

25、統的內存之間的主要差異在于它們的RAM芯片。SIMM和DIMM前面我們既然提到了30線的DIMM，那么我們就來介紹一下SIMM以及與之相對應的DIMM。其實SIMM和DIMM都是內存條的封裝形式的一種（這里說的不是芯片的封裝形式），因為每片內存顆粒無法直接同計算機進行連接并且通訊的，并且它們單顆顆粒的容量有限而且涉及到前面提及的數據傳輸位寬等方面的原因，所以內存廠商需要通過一定的形式把它們組織到一起，這樣就產生了不同的內存封裝形式。 首先我們來介紹一下SIMM，如下圖（上面一條是30線DIMM內存，下面一條是72線DIMM內存）：此主題相關圖片如下：在DIMM內存中的顆粒采用了DIP（Dual

26、 Inline Package：雙列直插封裝）封裝，如上圖中黑色的芯片。早期的內存顆粒是直接焊接在主板上面的，這樣如果一片內存出現故障，那么整個主板都要報廢了。后來在主板上出現了內存顆粒插槽，這樣就可以更換內存顆粒了，但是熱膨脹的緣故，每使用一段時間你就需要打開機箱把內存顆粒按回插槽。除了這些原因，更重要的是我們前面提到的數據總線位寬等方面的原因使得工程師著手設計了SIMM（Single Inline Memory Module）封裝和DIMM（Double Inline Memory Module）的內存,它們通過主板上的內存插槽同主板進行通訊。這樣的設計解決了原來所有的問題。SIMM內存根

27、據引腳分為30線和72線，目前我們都很少用到了。此主題相關圖片如下：SIMM DiagramSIMM根據內存顆粒分布可以分為單面內存和雙面內存，一般的容量為1、4、16MB的SIMM內存都是單面的，更大的容量的SIMM內存是雙面的。在我們本文中所列舉的TM4100GAD8就是一款30線的內存，它每次僅能傳輸8bit的數據從前面的示意圖中我們也知道這30線引腳中有11線是地址引線，8線是數據引線，還有其它的控制引線，對于當時的封裝工藝這已經是比較不錯了。比較細心的讀者會問為什么還有三條空信號引腳？因為這種內存的數據輸出總線位寬只有8bit，所以即使將空信號引腳轉換為地址總線提高尋址范圍，但是并沒

28、有足夠多的引腳用于數據的輸出。72線的SIMM內存的容量不但可以更大，而且數據總線的位寬也得到了極大的提高。一條72線SIMM內存的數據總線位寬是32bit，它的數據輸出能力大大提高了。此主題相關圖片如下：DIMM是目前我們使用的內存的主要封裝形式，比如SDRAM、DDR SDRAM、RDRAM，其中SDRAM具有168線引腳并且提供了64bit數據尋址能力。DIMM的工作電壓一般是3.3v或者5v，并且分為unbuffered和buffered兩種。上圖上面的內存就是168線的SDRAM，而下面的內存是72線的SIMM。需要指出的是在SIMM和DIMM內存之間不僅僅是引腳數目的不同，另外在電

29、氣特性、封裝特點上都有明顯的差別，特別是它們的芯片之間的差別相當的大。因為按照原來內存制造方法，制造這種內存的時候是不需要把64個芯片組裝在一起構成一個64bit的模塊的，得益于今年來生產工藝的提高和改進，現在的高密度DRAM芯片可以具有不止一個Din和Dout信號引腳，并且可以根據不同的需要在DRAM芯片上制造4、8、16、32或者64條數據引腳。如果一個DRAM芯片具有8個數據引腳，那么這個基本儲存單元一次就可以輸出8bit的數據，而不像是在原來的TM4100GAD8 SIMM芯片中每次僅僅能輸出1bit數據了。這樣的話，如果我們需要制造一個同TM4100GAD8一樣容量的內存，那么我們可

30、以不使用前面所使用的4M x 1bit芯片，而是采用1M x 8bit芯片，這樣僅僅需要4片芯片就可以得到一個容量為4MB，位寬為32bit的模組。芯片數目減少最直接的好處當然是可以減少功耗了，當然也簡化了生產過程。下面的圖只是為了說明這個問題而制作的，它展示的是一種72線的4MB SIMM內存，采用了4片1Mx8bit DRAM芯片。但是至于是不是真的有這樣的一款產品我也不能確定，因為目前為之我找不到實際的產品相關資料，所以這個只是為了幫助大家理解這個問題，不要對于是否有這樣的產品而斤斤計較。此主題相關圖片如下：這樣一來，只要4片采用具有8bit位寬的內存顆粒就可以達到同樣的容量，當然這樣的

31、內存條工作原理在理解的過程中比原來略微復雜一點。我們看到在上面的4Mbit×8bit芯片中，依然還是有10條地址總線引腳，但是/CAS和/RAS引腳卻從原來的1條增加到4條。當然數據輸入輸出引腳線數目是32條。其實TI公司的TM124BBJ32F和TM248CBJ32F前面的我所列舉的例子是比較相似的：  此主題相關圖片如下：這兩款內存的容量均為4MB,位寬為32bit，當然也屬于DRAM了。TM124BBJ32F內存為單面而TM248CBJ32F雙面的兩種模式，不過其中單面TM124BBJ32F有些奇怪，在它的內存條上只有兩顆內存芯片，這樣每顆內存芯片應該是2MBx16b

32、it。另外，雙面的TM248CBJ32F由4片1Mx8bit DRAM芯片組成。此主題相關圖片如下：上面的示意圖和表格是TM124BBJ32F和TM248CBJ32F的示意圖和表格，我們可以很容易的理解它們的工作模式。對于TM124BBJ32F來說：因為是2MBx16bit的顆粒，所以當RAS0引腳為低電平時，DQ0-DQ15輸出/輸入引腳有效，所以它可以同時傳送一個16bit數據；讓RAS1引腳為低電平時，DQ16-DQ31輸出/輸入引腳有效，也可以一次傳送一個16bit數據。對于TM248CBJ32F來說：因為是1MBx8bit的顆粒，所以情況同前面是不同的，當RAS0引腳為低電平時，DQ

33、0-DQ7輸出/輸入引腳有效，所以它可以同時傳送一個8bit數據；讓RAS1引腳為低電平時，DQ6-DQ15輸出/輸入引腳有效，也可以一次傳送一個8bit數據；讓RAS2引腳為低電平時，DQ16-DQ23輸出/輸入引腳有效，也可以一次傳送一個8bit數據；讓RAS3引腳為低電平時，DQ24-DQ31輸出/輸入引腳有效，也可以一次傳送一個8bit數據(注意這里雖然都是控制輸出8bit或者16bit地址，但是它們之間分別代表的含義是不同的)。當然在確定地址的時候，還是需要CAS控制電路配合的。FPM DRAM（ Fast Page Mode DRAM）    

34、;(本文來自風笛工作室)在深入了解內存（三）DRAM讀取過程一文中我們介紹了DRAM的詳細的讀取過程，在本文的這一節中我們將要開始了解FPM DRAM（ Fast Page Mode DRAM），也就是我們常說的快頁內存。之所以稱之為快頁內存，因為它以4字節突發模式傳送數據，這4個字節來自同一列或者說同一頁。 如何理解這種讀取方式呢？FPM DRAM如果要突發4個字節的數據，它依然需要依次的讀取每一個字節的數據，比如它要讀取第一個字節的數據，這個時候的情況同前面介紹的DRAM讀取方式是一樣的（我們依然通過讀取下面的FPM讀取時序圖來了解它的工作方式）：1、首先行地址被傳送到行地址引腳，在/RA

35、S引腳被激活之前，RAS處于預充電狀態，CAS也處于預充電狀態，當然/WE此時依然是高電平，FPM至少知道自己不會進行寫操作。2、/RAS引腳被賦予低電平而被激活，行地址被送到行地址選通器，然后選擇正確的行送到傳感放大器，就在/RAS引腳被激活的同時，tRAC開始計時3、CAS一直處于預充電狀態，直到列地址被傳送到列地址引腳并且 /CAS引腳得到一個低電平而被激活（tCRC時間開始計時），然后下面的事情我們也應該很清楚了，列地址被送到列地址選通器，然后需要讀取的數據位置被鎖定，這個時候Dout引腳被激活，第一組數據就被傳送到數據總線上4、對于原來介紹的DRAM，這個時候一個讀取周期就結束了，不

36、過對于FPM則不同，在傳送第一組數據期間，CAS失活（RAS依然保持著激活狀態）并且進入預充電狀態，等待第二組列地址被傳送到列地址引腳，然后進行第二組數據的傳輸，如此周而復始直至4組數據全部找到并且傳輸完畢5、當第四組數據開始傳送的時候，RAS和CAS相繼失活進入到預充電狀態，這樣FPM的一個完整的讀取周期方告結束。FPM之所以能夠實現這樣的傳輸模式，就是因為所需要讀取的4個字節的行地址是相同的但是列地址不同，所以它們不必為了得到一個相同的列地址而去做重復的工作。6、這樣的工作模式顯然相對于普通的DRAM模式節省了很多的時間，特別是節省了3次RAS預充電的時間和3個tRAC時間，從而進一步提高

37、的效率。此主題相關圖片如下：我想你一定看到過諸如6333這樣的內存標注方法，其中的6表示從最初狀態讀取第一組數據需要6個時鐘周期，而讀取另外三個數據僅僅需要3個時鐘周期就能達到目的了。需要特別指出的是，在上面的時序圖中，我們并沒有標注出 FPM DRAM進行第二個、第三個、第四個數據輸出的前進行新的列地址選通的時間，但是從上面的示意圖中我們可以看到Col.2同Data1和D2之間都沒有重疊，所以這三個數據的輸出是進行完畢一個再進行的另一個，因此再上一次數據傳輸完畢到下一次列地址傳輸之間還有一點小小的延遲。請看下圖：此主題相關圖片如下：EDO DRAM（ Extended Data Out DR

38、AM：擴展數據輸出DRAM）在介紹FPM的讀取過程的最后我著重提到了 FPM DRAM是在上一次的數據讀取完畢才會進行下一個數據的讀取，但是對于EDO DRAM卻是完全不一樣的。 EDO DRAM可以在輸出數據的同時進行下一個列地址選通,我們依然結合下面的EDO讀取時序圖來了解EDO DRAM讀取數據的過程：此主題相關圖片如下：1、RAS在結束上一次的讀取操作之后，進入預充電狀態，當接到讀取數據的請求之后，行地址首先通過地址總線傳輸到地址引腳，在這個期間CAS依然處于預充電狀態2、/RAS引腳被激活，列地址開始經過行地址選通電路和行地址解碼器進行行地址的選擇，就在這個同時tRAC周期開始，因為

39、是讀取操作/WE引腳一直沒有被激活，所以內存知道自己進行的是讀取操作而不是寫操作3、在CAS依然進行預充電的過程中，列地址被送到列地址選通電路選擇出來合適的地址，當/CAS被激活的同時tCAC周期開始，當tCAC結束的時候，需要讀取的數據將會通過數據引腳傳輸到數據總線。4、從開始輸出第一組數據的時候，我們就可以體會到EDO同FPM之間的區別了：在tCAC周期結束之前，CAS失活并且開始了預充電，第二組列地址傳輸和選通也隨即開始，第一數據還沒有輸出完畢之前，下一組數據的tCAC周期就開始了顯然這樣進一步的節省了時間。就在第二組數據輸出前，CAS再次失活為第三組數據傳輸列地址做起了準備5、如此的設

40、計使得EDO內存的性能比起FPM的性能提高了大約20-40%.6、正是因為EDO的速度比FPM快，所以它可以運行在更高的總線頻率上。所以很多的EDO RAM可以運行在66MHz的頻率上，并且一般標注為5222。SDRAM主要談論我們大家都能接觸到的SDRAM內存了，首先得承認SDRAM同我們之前介紹的異步DRAM是差別非常大的。它的基本原理同前面提到的DRAM還是基本一樣的（比如基本存儲單元都是按照陣列排列，都有RAS和CAS的概念），不過這些存儲單元的組織和控制同DRAM就具有相當大的差別了。在前面我們討論其它類型的內存都是采用了以具體的產品為例來講述的，所以這里我們依然采用這種形式，這次我

41、們以 MICRON MT48LC4M4A1 16MB SDRAM為例。（如果你感興趣可以去網站查找相應的資料）。如果你還記得我們在前面介紹的DRAM相關內容，那么應該還記得 DRAM是以bank來組織存儲單元的。因為每個內存bank的位寬是同數據總線阿位寬一樣的。所以對于SIMM,你必須把多個SIMM放在一個bank之中來滿足32bit或者64bit數據總線的要求。DIMM具有更多阿引腳，所以單個DIMM可以提供足夠的同數據總線相適應的位寬這樣每個bank只要一個DIMM就可以了。而且 SDRAM更進一步的是可以在單個的DIMM中存在多個bank，這樣不但能夠滿足數據總線的需要還能進一步的提高

42、總線的性能。下面就讓我來解釋一下：在我們前面討論的DRAM讀取方式中，當一個讀取周期結束后，/RAS和/CAS都必須停止激活然后有一個短暫的預充電期才能進入到下一次的讀取周期中。但是一個具有兩個bank的SDRAM的模組中，其中一個bank在進行預充電的期間另一個bank卻可以被調用這樣當你需要讀取已經預充電的bank的數據時，就無需等待而是可以直接調用了。為了實現這個功能，SDRAM就需要增加對于多個bank的管理，這樣就可以實現控制其中的bank進行預充電，并且在需要使用的時候隨時調用了。這樣一個具有兩個bank的SDRAM一般會多一根叫做BA0的引腳，實現在兩個bank之間的選擇一般的B

43、A0是低電平表示Bank0被選擇，而BA0是高電平Bank1就會被選中。可見，雖然SDRAM在基本的原理上比如基本存儲的結構都是基本一樣的，但是在整個內存架構的組織上是不同的，而且在存儲單元的控制上也是有著相當大的區別的。因為異步DRAM同處理器和芯片的時鐘并沒有什么關系，所以芯片組只能按照DRAM內存的時序要求“被動”的操作DRAM控制引腳。SDRAM因為要同CPU和芯片組共享時鐘，所以芯片組可以主動的在每個時鐘的上升沿發給引腳控制命令。上圖顯示的就是MT48LC4M4A1 16MB SDRAM內存顆粒的引腳示意圖，它采用了50引腳的TSOP封裝，符合PC100規范。這種內存顆粒將同系統時鐘

44、同步運行。這種內存顆粒的架構1Mx16-512Kx16x2，每bank行地址數目是11，列地址數目是8。我們首先來介紹一下這種內存顆粒的引腳定義：A0A10：地址輸入引腳，當ACTIVE命令和READ/WRITE命令時，來決定使用某個bank內的某個基本存儲單元。CLK：時鐘信號輸入引腳CKE：Clock Enable，高電平時有效。當這個引腳處于低電平期間，提供給所有bank預充電和刷新的操作/CS：芯片選擇（Chip Select），SDRAM DIMM一般都是多存儲芯片架構，這個引腳就是用于選擇進行存取操作的芯片/RAS:行地址選擇(Row Address Select)/CAS:列地址

45、選擇(Column Address Select)/WE:寫入信號(Write Enable)DQ0DQ15:數據輸入輸出接口BA：Bank地址輸入信號引腳，BA信號決定了由激活哪一個bank、進行讀寫或者預充電操作；BA也用于定義Mode寄存器中的相關數據。NC：空引腳DQM: 這個引腳的主要用于屏蔽輸入/輸出，功能相當于/OE引腳（ Output Enable）。 VDDQ：DQ供電引腳，可以提高抗干擾強度VSSQ：DQ供電接地引腳VSS：內存芯片供電接地引腳VDD：內存芯片供電引腳，提供+3.3V ±0.3V(上面的列表項目和示意圖中，前面標有“/”或者“#”標記的表示在低電平

46、下有效)下面的表格在不同的狀態下（或者說不同命令下）的各個引腳的信號。“H”代表高電平，“L”代表低電平，“X”代表可以是任何狀態，也就是該引腳同該命令并沒有直接的關系。功能 /CS /RAS /CAS /WE DQM ADDR. COMMAND INHIBIT (NOP) H X X X X X NO OPERATION (NOP) L H H H X X ACTIVE (選擇bank并且激活相應的行) L L H H X Bank/Row READ (選擇bank和列地址，并且開始突發讀取) L H L H X Bank/Col WRITE (選擇 bank和列地址，并且開始突發寫入) L

47、 H L L X Bank/Col BURST TERMINATE(停止當前的突發狀態) L H H L X X PRECHARGE (讓相應的bank中的行失活或者讓該bank失活) L L H L X Code AUTO REFRESH(進入自動刷新模式) L L L H X X LOAD MODE REGISTER L L L L X Op-code 寫入啟用/輸出啟用 L 寫入禁止/輸出禁止 H如果你對于我們前面介紹的內容有了真的有所了解了，看到上面的芯片引腳示意圖和各個針腳的功能示意圖就基本對于SDRAM的工作工程有了一個基本的了解了，在下面的章節里我們就對于這個過程進行詳細的介紹,

48、首先我們對于一些基本的概念做一些了解。這條SDRAM顆粒采用了雙bank（每bank 512K x 16 DRAM）的工作電壓是3.3V，并且采用同步接口方式（所有的信號都是時鐘信號的上升沿觸發）。每一個512K x 16-bitbank由2,048行乘以256列個基本存儲單元構成，輸出數據位寬是16 bit。Read和write操作都是通過突發導向模式訪問SDRAM的；這種訪問模式以訪問指定的區域開始的，然后按照預先設定的方式定位其它的數據的所在。每次訪問都是以ACTIVE命令啟動的，然后僅僅跟著一個READ或者WRITE命令。不過在進行所有這些操作之前，SDRAM必須首先進行初始化。初始化

49、SDRAM在上電之后，必須首先按照預定的方式進行初始化才能正常的運行。一旦VDD和VDDQ被同時供電并且時鐘穩定下來，SDRAM就需要一個100微秒的延遲，在這個時間段中COMMAND INHIBIT和NOP指令有效，這個過程實際上就是內存的自檢過程，一旦這個過程通過之后一個PRECHARGE命令就會緊緊隨著最后一個COMMAND INHIBIT或者NOP指令而生效，這個期間所有的內存都處于空閑（idle）狀態，隨后會執行兩個AUTOREFRESH周期、當AUTOREFRESH周期完畢之后，SDRAM為進行Mode Register編程做好了準備。因為Mode Register上電會引起一個為

50、止的狀態，它會在進行所有正常指令之前被載入。至此，初始化過程完成。MODE REGISTERMode Register一般被用于定義SDRAM運行的模式。其中包括了突發長度（burst length）、突發類型（burst type）、CAS延遲（CAS latency）、運行方式（operating mode）和寫入突發模式（如Figure 1所示）。Mode Register通過LOAD MODE REGISTER命令進行編程，這組信息將會一直保存在Mode Register中直到內存掉電之后才會消失。Mode Register中的M0-M2是用來定義突發長度（burst length）的

51、,M3定義突發類型(sequential或者interleaved),M4-M6定義CAS延遲,M7和M8定義運行模式，M9定義寫入突發模式（write burst mode）,M10和 M11目前保留。Mode Register必須在所有的bank都處于idle狀態下才能被載入，在所有初始化工組都進行完畢之前，控制器必須等待一定的時間。在初始化過程中發生了任何非法的操作都可能導致初始化失敗從而導致整個計算機系統不能啟動。此主題相關圖片如下：突發長度（Burst Length）ead和write操作都是通過突發模式訪問SDRAM的，當然突發模式的長度都是在初始化過程中載入Mode Regist

52、er中載入的參數，這些參數當然是由廠商或者用戶定義的。在Figure 1中我們看到突發長度決定了READ或者WRITE命令能夠訪問的列地址的最大數目。對于sequential和 interleaved這兩種突發模式它們的突發長度是1、2、4、8，另外全頁（fullpage）突發模式僅僅適用于sequential類型。全頁突發可以用BURST TERMINATE命令連接來產生任意的突發長度。保留狀態（Reserved states）主要用于應付未來的不兼容的情況而準備的。當一個READ或者WRITE命令被發出之后，這個時候突發長度就被選定了。所有的訪問操作都會以這個突發長度為限進行讀取操作。當突

53、發長度設為2時，A1-A7將會作為數據輸入輸出的列地址線；當突發長度設定為4時，A2-A7將會作為數據輸入輸出的列地址線；當突發長度被設定為8時，A3-A7將會作為數據輸入輸出的列地址線。突發類型（Burst Type）突發類型主要分為兩種：sequential和interleaved主要由M3所決定。訪問順序主要由突發長度、突發類型和起始列地址所決定，如下表：此主題相關圖片如下：禁止指令（COMMAND INHIBIT）和空指令（NOP）這兩條指令是CS信號的兩個不同的狀態。前面我們提到 /CS信號可以賦予芯片兩種狀態：參與工作和休息。 /CS處于未激活狀態（也就是禁止指令生效的時候）， S

54、DRAM此時不對于任何傳送到這個引腳上的指令作出反應； /CS引腳處于激活狀態的情況下才會對于傳送到引腳上的指令作出反應。空指令（NOP）這個指令將激活 /CS，但是它僅僅告訴芯片什么說不作但是為什么要有這樣的看似多余的指令呢？在后面的CAS延遲時間中我們將會涉及到。ACTIVATE、READ和 WRITE如果要了解基本的 READ和WRITE操作，那么你就應該需要了解這三條指令。 ACTIVATE指令的主要就是選擇一個bank并且激活相應的行； READ指令就是讀取指定的行的數據； WRITE指令就是在指定的bank和列中寫入數據。下面就讓我們看看SDRAM讀取時序圖：此主題相關圖片如下：1

55、) 行地址通過地址總線傳輸到地址引腳（Address Bus行），當在第一個時鐘周期的上升沿，通過ACTIVATE指令通過 /CS激活了相應的行地址當然確定指定的行之前BA0引腳會選擇相應的bank。2) /WE引腳在這個過程中一直不會被激活，所以S DRAM知道它們不是進行寫操作3) 第三個時鐘周期的開始，ACTVATE指令激活了/CAS并且得到指定的列地址4) 第五個到第十個時鐘周期的上升沿都會有數據輸出到數據總線。我們看到SDRAM基本的讀取過程非常的簡單。今天就先談到這里，在以后的文章中我們將會對于SDRAM相關的問題繼續進行討論。 DRAM讀取過程  

56、我們還沒有談到我們都關心的一些問題，比如 CAS-2和CAS-3之間的區別什么的。現在我們對于DRAM的基礎知識已經有了一個基本的了解，下面的文章就是給大家介紹一些現代的內存技術。 DRAM讀取過程其實我們在以前的文章中已經討論過DRAM的讀寫過程了，不過對于內存比較了解的朋友都會發現在前面的介紹中僅僅是對于內存的大致讀取過程進行了簡述，很多重要的細節都沒有詳細的討論。所以我們在文章的這一節的內容中對于這個過程進行詳細的討論。下面就是異步內存的讀取過程的步驟，因為異步DRAM的運行并不需要同處理器同頻，它的時序信號控制、尋址等操作基本上說是獨立控制的，也就是由內存芯片本身所控制，所以在討論起來

57、比較簡單，我們僅僅需要考慮DRAM本身的情況就可以了（這個系列的文章也是本著循序漸進的原則讓大家更好的理解內存的工作原理的）：1) 行地址通過地址總線傳輸到地址引腳2) /RAS引腳被激活，列地址就會被放入行地址選通電路( Row Address Latch:在文章的前面部分我們把它翻譯為列地址門閂電路)3) 行地址解碼器（ Row Address Decoder）選擇正確的行然后送到傳感放大器（ sense amps）4) /WE引腳此時不被激活，所以 DRAM知道它們不是進行寫操作5) 列地址通過地址總線傳輸到地址引腳6) /CAS引腳被激活，列地址就可以被送到列地址選通器（ Column

58、 Address Latch） 7) /CAS引腳也被當作輸出啟動信號（ Output Enable），因為一旦 /CAS信號被放到傳感放大器，就因為這時需要的數據已經找到，所以Dout針腳開始有效，數據可以從內存中傳輸到系統了8) /RAS和 /CAS引腳停止激活，等待下一個讀取命令在內存的讀取過程中，需要我們考慮的有兩個主要類型的延遲。第一類的是連續的DRAM讀操作之間的延遲。內存不可能在進行完一個讀取操作之后就立刻進行第兩個讀取操作，因為DRAM的讀取操作包括電容器的充電和放電另外還包括把信號傳送出去的時間，所以在兩個讀取操作中間至少留出足夠的時間讓讓內存進行這些方面的操作。在連續的兩次讀取操作之間，第一種類型的延遲包括 /RAS和 /CAS預充電延遲時間。在 /RAS被激活并且