1、會計學1鎖存器和觸發器鎖存器和觸發器ppt課件課件第一頁，共56頁。教學基本(jbn)要求1、掌握(zhngw)鎖存器、觸發器的電路結構和工作原理2、熟練掌握SR觸發器、JK觸發器、D觸發器及T 觸發器的邏輯(lu j)功能3、正確理解鎖存器、觸發器的動態特性第2頁/共56頁第二頁，共56頁。1、時序(sh x)邏輯電路與鎖存器、觸發器： 時序(sh x)邏輯電路:概述(i sh)鎖存器和觸發器是構成時序邏輯電路的基本邏輯單元 。 結構特征:由組合邏輯電路和存儲電路組成,電路中存在反饋。工作特征：時序邏輯電路的工作特點是任意時刻的輸出狀態不僅與該當前的輸入信號有關，而且與此前電路的狀態有關。

2、第3頁/共56頁第三頁，共56頁。5.1 雙穩態存儲單元(cn ch dn yun)電路5.1.1 雙穩態的概念(ginin)5.1.2 雙穩態存儲單元(cn ch dn yun)電路第4頁/共56頁第四頁，共56頁。2、鎖存器與觸發器共同點：具有0 和1兩個穩定狀態，一旦(ydn)狀態被確定，就能自行保持。一個鎖存器或觸發器能存儲一位二進制碼。 不同點：鎖存器-對脈沖電平敏感的存儲電路(dinl)，在特定輸入脈沖電平作用下改變狀態。觸發器-對脈沖邊沿敏感的存儲電路，在時鐘脈沖的上升沿或下降(xijing)沿的變化瞬間改變狀態。 E E CP CP 第5頁/共56頁第五頁，共56頁。5.1.1

3、 雙穩態的概念(ginin) 穩穩態態穩穩態態介介穩穩態態 1 Q Q 1 G1 G2 第6頁/共56頁第六頁，共56頁。 1 Q Q 1 G1 G2 反饋(fnku)5.1.2 雙穩態存儲單元(cn ch dn yun)電路 Q端的(dund)狀態定義為電路輸出狀態。電路有兩個互補的輸出端1. 電路結構 第7頁/共56頁第七頁，共56頁。2、數字(shz)邏輯分析電路具有記憶(jy)1位二進制數據的功能。 如 Q = 1如 Q = 0 1 1 Q Q G1 G2 VO1 VO2 VI1 VI2 10011 1 1 Q Q G1 G2 VO1 VO2 VI1 VI2 01100第8頁/共56頁

4、第八頁，共56頁。3. 模擬特性(txng)分析 1 1 Q Q G1 G2 VO1 VO2 VI1 VI2 I1 = O2 O1 = I2 0 穩穩態態點點(Q=1) 穩穩態態點點( (Q Q= =0 0) ) 介介穩穩態態點點 I1(=O2) O1(=I2) a b c d e G1 G2 圖中兩個非門的傳輸特性第9頁/共56頁第九頁，共56頁。5.2.1 SR 鎖存器5.2 鎖存器5.2.1 D 鎖存器第10頁/共56頁第十頁，共56頁。5.2.1 SR 鎖存器5.2 鎖存器 1 1 Q Q R G1 G2 1 1 S +VDD T4 T2 T6 T5 T1 T3 Q Q S R 或或非

5、非門門 G1 或或非非門門 G2 1. 基本(jbn)SR鎖存器初態：R、S信號作用前Q端的(dund)狀態，初態用Q n表示。次態：R、S信號作用后Q端的(dund)狀態次態用Q n+1表示。第11頁/共56頁第十一頁，共56頁。1) 工作(gngzu)原理R=0、S=0狀態(zhungti)不變00若初態 Q n = 1101 1 1 Q Q R G1 G2 1 1 S 若初態 Q n = 001000 1 1 Q Q R G1 G2 1 1 S 第12頁/共56頁第十二頁，共56頁。無論初態Q n為0或1，鎖存器的次態為為1態。 信號消失(xiosh)后新的狀態將被記憶下來。 S 1 Q

6、 Q 1 R G1 G2 01若初態 Q n = 1101 S 1 Q Q 1 R G1 G2 若初態 Q n = 0010010R=0、S=1置1第13頁/共56頁第十三頁，共56頁。無論初態Q n為0或1，鎖存器的次態為0態。 信號消失后新的狀態(zhungti)將被記憶下來。 S 1 Q Q 1 R G1 G2 10若初態 Q n = 1110若初態 Q n = 0 S 1 Q Q 1 R G1 G2 100101R=1 、 S=0置0第14頁/共56頁第十四頁，共56頁。 S 1 Q Q 1 R G1 G2 1100S=1 、 R=1無論初態Q n為0或1，觸發器的次態 、 都為0 。

7、nQnQ狀態(zhungti)不確定約束條件: SR = 0當S、R 同時回到0時，由于(yuy)兩個與非門的延遲時間無法確定，使得觸發器最終穩定狀態也不能確定。觸發器的輸出(shch)既不是0態，也不是1態第15頁/共56頁第十五頁，共56頁。3）工作(gngzu)波形 S R Q Q 置置 1 置置 0 第16頁/共56頁第十六頁，共56頁。 1 1 Q Q R S 4）用與非門構成(guchng)的基本SR鎖存器、 S Q Q R R S c.國標邏輯符號a.電路圖b.功能表 RSQ不定10010100101不變11不變Q約束條件: S +R = 0第17頁/共56頁第十七頁，共56頁。

8、 例 運用基本(jbn)SR鎖存器消除機械開關觸點抖動引起的脈沖輸出。 R vO t0 t1 vO t0 t1 t +5V +5V 第18頁/共56頁第十八頁，共56頁。 100k A B Q 1 2 74HCT00 R S 100k S +5V +5V R S Q 第19頁/共56頁第十九頁，共56頁。2. 邏輯(lu j)門控SR鎖存器 R E S & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q 電路結構 1R E1 1S Q Q E S R 國標邏輯符號簡單(jindn)SR鎖存器使能信號(xnho)控制門電路第20頁/共56頁第二十頁，共56頁。 R

9、 E S & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q 2、工作(gngzu)原理 S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= E=1：E=0：狀態(zhungti)發生變化。 狀態(zhungti)不變Q3 = S Q4 = R第21頁/共56頁第二十一頁，共56頁。 E S R Q3 Q4 Q Q 1 2 3 4 的波形。 邏輯門控SR鎖存器的E、S、R的波形如下圖虛線上邊所示，鎖存器的原始狀態為Q = 0，試畫出Q3、Q4、Q和Q R E S & & 1 1

10、1 1 G3 G1 G2 G4 Q4 Q3 Q Q 第22頁/共56頁第二十二頁，共56頁。5.2.2 D 鎖存器1. 邏輯(lu j)門控D鎖存器 1D E1 Q Q E D 國標邏輯符號 R E D & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q S 1 1 G5 邏輯電路圖第23頁/共56頁第二十三頁，共56頁。 R E D & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q S 1 1 G5 =SS =0 R=1D=0Q = 0D=1Q = 1E=0不變E=1= DS =1 R=0D鎖存器的功能表置10111置0100

11、1保持不變不變0功能QDEQ邏輯(lu j)功能第24頁/共56頁第二十四頁，共56頁。2. 傳輸(chun sh)門控D鎖存器 1 1 TG2 TG1 1 1 G1 G2 G4 G3 E C Q Q C C C D C C 1 1 G1 TG2 G2 Q Q TG1 D 1 1 G1 TG2 G2 Q Q TG1 D (c) E=0時(b) E=1時(a) 電路(dinl)結構CTG2導通，TG1斷開(dun ki) TG1導通，TG2斷開Q = DQ 不變第25頁/共56頁第二十五頁，共56頁。 1 1 TG TG 1 1 G1 TG2 G2 G4 G3 E C Q Q C C C TG1

12、 D C C (c) 工作(gngzu)波形 D E Q Q 第26頁/共56頁第二十六頁，共56頁。3. D鎖存器的動態(dngti)特性定時圖:表示電路動作過程中，對各輸入信號的時間(shjin)要求以及輸出對輸入信號的響應時間(shjin)。 D Q tSU tH tW TpLH E TpHL 第27頁/共56頁第二十七頁，共56頁。74HC/HCT373 八D鎖存器 LE 1 1 OE 1 E 1 E 1 E Q1 Q7 Q0 D1 D7 D0 1D C1 C1 1 1D C1 C1 1D C1 C1 4. 典型(dinxng)集成電路第28頁/共56頁第二十八頁，共56頁。74HC/

13、HCT373的功能表OE工作模式工作模式輸輸 入入內部鎖存器內部鎖存器狀狀 態態輸輸 出出LEDnQn使能和讀鎖存使能和讀鎖存器器（傳送模式）（傳送模式）LHLLLLHHHH鎖存和讀鎖存鎖存和讀鎖存器器LLL*LLLLH*HH鎖存和禁止輸鎖存和禁止輸出出H高阻高阻H高阻高阻L*和H*表示門控電平LE由高變低之前(zhqin)瞬間Dn的邏輯電平。第29頁/共56頁第二十九頁，共56頁。5.3 觸發器的電路(dinl)結構和工作原理5.3.1 主從(zhcng)觸發器5.3.2 維持(wich)阻塞觸發器*5.3.3 利用傳輸延時的觸發器5.3.4 觸發器的動態特性第30頁/共56頁第三十頁，共5

14、6頁。 E 5.3 觸發器的電路結構和工作(gngzu)原理1. 鎖存器與觸發器 CP CP 鎖存器在E的高(低)電平(din pn)期間對信號敏感觸發器在CP的上升(shngshng)沿(下降沿)對信號敏感在VerilogHDL中對鎖存器與觸發器的描述語句是不同的 E 第31頁/共56頁第三十一頁，共56頁。5.3 觸發器的電路結構和工作(gngzu)原理 1 1 TG TG TG2 Q C C C TG1 D C 主主鎖鎖存存器器 1 1 TG TG TG4 Q Q C C C TG3 C 從從鎖鎖存存器器 Q CP 1 C C G1 G4 G3 G2 主鎖存器與從鎖存器結構(jigu)相

15、同1. 電路(dinl)結構5.3.1 主從觸發器TG1和TG4的工作狀態相同TG2和TG3的工作狀態相同第32頁/共56頁第三十二頁，共56頁。2. 由傳輸門組成(z chn)的CMOS邊沿D觸發器 工作(gngzu)原理：TG1導通，TG2斷開(dun ki)輸入信號D 送入主鎖存器。TG3斷開，TG4導通從鎖存器維持在原來的狀態不變。 (1) CP=0時: 1 1 TG TG TG2 Q C C C TG1 D C 主主鎖鎖存存器器 1 1 TG TG TG4 Q Q C C C TG3 C 從從鎖鎖存存器器 Q G1 G4 G3 G2 C =1，C=0，Q跟隨D端的狀態變化，使Q=D。

16、 CP 1 C C 第33頁/共56頁第三十三頁，共56頁。工作(gngzu)原理：(2) CP由0跳變(tio bin)到1 : 1 1 TG TG TG2 Q C C C TG1 D C 主主鎖鎖存存器器 1 1 TG TG TG4 Q Q C C C TG3 C 從從鎖鎖存存器器 Q G1 G4 G3 G2 C =0，C=1， CP 1 C C 觸發器的狀態僅僅取決于CP信號(xnho)上升沿到達前瞬間的D信號(xnho) TG3導通，TG4斷開從鎖存器Q的信號送Q端。TG1斷開，TG2導通輸入信號D 不能送入主鎖存器。主鎖存器維持原態不變。 第34頁/共56頁第三十四頁，共56頁。 1

17、 TG TG TG2 C C C TG1 D C 1 TG TG TG4 Q Q C C C TG3 C 1 G3 1 1 1 G1 1 1 1 1 RD SD CP 1 C C G4 G2 2. 典型(dinxng)集成電路 74HC/HCT74 中D觸發器的邏輯圖第35頁/共56頁第三十五頁，共56頁。 74HC/HCT74的功能表DSQDSDR1nQLHHHHHLLHHQn+1DCPHHLLHLLHLHHLQDCP輸 出輸 入DR S C1 1D R S C2 2D R 1SD 1RD 1CP 1D 1Q 1Q 2SD 2RD 2CP 2D 2Q 2Q 國標邏輯符號74HC/HCT74的

18、邏輯(lu j)符號和功能表具有直接置1、直接置0，正邊沿(binyn)觸發的D功能觸發器第36頁/共56頁第三十六頁，共56頁。5.3.2 維持(wich)阻塞觸發器1. 電路結構(jigu)與工作原理 C置0維持線響應輸入D和CP信號根據 確定觸發器的狀態 RS G1 & CP Q1 & G2 G3 & & & G5 Q2 Q3 S R G4 Q4 D G6 Q Q & 第37頁/共56頁第三十七頁，共56頁。4 CP = 0011DD G1 & C P Q1 & G2 G3 & & & G5 Q2 Q

19、3 S R Q4 D G6 Q Q & 2、工作(gngzu)原理 Qn+1=QnD 信號進入觸發器,為狀態(zhungti)刷新作好準備Q1 = DQ4= DD信號存于Q4第38頁/共56頁第三十八頁，共56頁。4 當CP 由0 跳變為101DD G1 & C P Q1 & G2 G3 & & & G5 Q2 Q3 S R GQ4 D G6 Q Q & 100DDDQn 1在CP脈沖的上升(shngshng)沿，觸法器按此前的D信號刷新第39頁/共56頁第三十九頁，共56頁。4 當CP =1在CP脈沖的上升沿到來(doli)瞬間使觸發器

20、的狀態變化D信號不影響 、 的狀態，Q的狀態不變RS G1 & C P Q1 & G2 G3 & & & G5 Q2 Q3 S R GQ4 D GQ Q & 101置1維持線置0 阻塞線1100第40頁/共56頁第四十頁，共56頁。2. 典型(dinxng)集成電路-74LS74 & CP & & & & D Q Q & SD RD S C1 1D R SD RD CP D Q Q 第41頁/共56頁第四十一頁，共56頁。 D Q tSU tH tW tPLH CP tPHL Tcmin Q tPH

21、L tPLH 5.3.4 觸發器的動態(dngti)特性 C1 1D Q Q D C 動態特性反映其觸發器對輸入信號和時鐘(shzhng)信號間的時間要求，以及輸出狀態對時鐘(shzhng)信號響應的延遲時間。 建立(jinl)時間保持時間脈沖寬度傳輸延時時間傳輸延時時間第42頁/共56頁第四十二頁，共56頁。保持時間(shjin)tH ：保證D狀態可靠地傳送到Q建立時間tSU ：保證與D 相關的電路建立起穩定的狀態，使觸發器狀態得到(d do)正確的轉換。最高觸發頻率fcmax ：觸發器內部(nib)都要完成一系列動作，需要一定的時間延遲，所以對于CP最高工作頻率有一個限制。觸發脈沖寬度tW

22、 ：保證內部各門正確翻轉。傳輸延遲時間tPLH和tPHL ：時鐘脈沖CP上升沿至輸出端新狀態穩定建立起來的時間第43頁/共56頁第四十三頁，共56頁。5.4.1 D 觸發器 5.4 觸發器的邏輯(lu j)功能5.4.2 JK 觸發器 5.4.3 SR 觸發器 5.4.4 D 觸發器功能(gngnng)的轉換 5.4.2 T 觸發器 第44頁/共56頁第四十四頁，共56頁。5.4 觸發器的邏輯(lu j)功能不同邏輯功能的觸發器國際(guj)邏輯符號 1D C1 Q Q D CP D 觸發器 1J C1 1K Q Q J CP K JK 觸發器 1T C1 Q Q T CP T 觸發器 1S

23、C1 1R Q Q S CP R RS 觸發器第45頁/共56頁第四十五頁，共56頁。5.4.1 D 觸發器 1. 特性(txng)表 Qn DQn+10000111001112. 特性(txng)方程Qn+1 = D D=1 D=0 D=0 D=1 0 1 3. 狀態圖第46頁/共56頁第四十六頁，共56頁。3.狀態(zhungti)轉換圖 翻 轉10011111 置 111010011 置 000011100狀態不變01010000 說 明Qn+1QnKJ1.特性表 1nnnQJQKQ2.特性(txng)方程 0 1 0 0 1 1 0 1 J 1 KQn 0 00 01 11 10 5.

24、4.2 JK 觸發器 J=0 K= J= K=0 J=1 K= J= K=1 0 1 第47頁/共56頁第四十七頁，共56頁。 J K 1 2 3 4 5 6 7 CP 例5.4.1 設下降沿觸發(chf)的JK觸發(chf)器時鐘脈沖和J、K信號的波形如圖所示試畫出輸出端Q的波形。設觸發(chf)器的初始狀態為0。 Q 第48頁/共56頁第四十八頁，共56頁。5.4.3 T觸發器 特性(txng)方程狀態(zhungti)轉換圖特性表nQ1n Q011101110000TnnnQTQTQ1 T=1 T=1 T=0 T=0 0 1 1T C1 Q Q T CP 邏輯符號 第49頁/共56頁第四十九頁，共56頁。4. T觸發器 Q Q CP C 國際邏輯符號 特性方程nnQQ1時鐘脈沖每作用(zuyng)一次，觸發器翻轉一次。 第50頁/共56頁第五十頁，共56頁。5.4.4 SR