1、數字電子鐘邏輯電路設計計算機與信息工程學院 2012級 通信31班 xxx 201211xxxx指導教師 xxxx 教師 摘要 本文提供了數字電子鐘邏輯電路的設計思路，主要應用74LS160芯片的清零、置數和進位端的進位輸出等作用來實現數字鐘的設置和運行。原理是用十進制和的加法計數器實現時鐘的計時功能等。關鍵詞 74LS160芯片；二十四進制；六十進制；1. 設計任務及主要技術指標和要求1.1 實驗設計的任務： 使用中、小規模集成電路設計一臺能顯示時、分、秒的數字電子鐘。1.2 主要技術指標： 時間以24小時為一個周期；顯示時，分，秒；有校時功能，可以分別對時、分、秒進行單獨校時，使其校正到標

2、準時間；計時過程具有報時功能，當時間到達整點時進行蜂鳴報時（我們使用的是流水燈）.1.3 實驗要求： 1.由555定時器產生1Hz的標準秒信號。 2.秒、分為0059 六十進制計數器。 3.時為0023 二十四進制計數器。 4.可以手動校正：能分別進行秒、分、時的校正。只要將開關置于手動位置， 可分別對秒、分、時進行手動脈沖輸入調整或連續脈沖輸入的校正。2. 工作原理和基本組成 數字電子鐘由以下幾部分組成：石英晶體振蕩器和分頻器組成的秒脈沖發生器；校時電路；六十進制秒、分計數器及二十四進制計時計數器，以及秒、分、時的譯碼顯示部分等。 “秒計數器”采用2片74LS160十進制芯片、1片74LS0

3、4非門芯片和1片74LS00與非門芯片組成60進制計數器，每累計60秒，發出一個“秒脈沖”信號。 “分計時器”與秒計時器相同，用2片74LS160十進制芯片、1片74LS04非門芯片和1片74LS00與非門芯片組成60進制計數器，每累計60分，發出一個“時脈沖”信號。從分計數器輸出的該信號將被送到“時計數器”。“時計數器”采用24進制計時器，也是由2片74LS160和1片74LS00芯片以及1片74LS04芯片采用清零法連接而成。譯碼顯示電路部分將“時”、“分”、“秒”、計數器的輸出狀態送到七段顯示譯碼器譯碼,通過七段LED譯碼管顯示出來的。CPEP ET工作狀態0 置零上升沿10 預置數11

4、0 1保持11 0保持上升沿111 1計數 圖2 74LS160管腳功能 圖3 74LS160引腳圖 3, 電路總體說明圖4 總電路圖時間計數單位有時計數，分計數和秒計數等幾個部分。時計數單位一般為24進制計數器計數，其輸出為兩位8421BCD碼形式；分計數和秒計數單位為60進制計數器，其輸出也為8421BCD碼。3.1 秒位的設置秒個位計數單位為10進制計數器，無需進制轉換，只需將co進位輸出與下一片74LS160的CP1通過非門相連接。CP0（上跳動沿有效）與1HZ秒輸入信號相連，使能端都接高電平。秒十位計數單元為6進制計數器，需要進制轉換。將十進制計數器轉換為6進制器的電路連接，其中Q1

5、和Q3接到與非門的輸入端，輸出端接第二片芯片的置數端（LD低電平有效）。同時將置數端的信號接到第三片芯片的CP上。3.2 分位的設置 與秒位相同都為六十進制的計數器，所以連接方式與秒位設置的相同。3.3 時位設置 時個位計數單元電路結構仍與秒或分個位計數單元相同，但是要求整個時計數單元應為24進制計數器。即時個位計數單元的Q3端與時計數器的十位端的Q2接到與非門的輸入端，與非門的輸出端接到時計數器的十位端的清零端。,便接成了一個二十四進制的計數器。3.4 整點報時電路設置分的個位為9時，分的十位為5時，秒的十位為5時，時鐘進行整點報時，流水燈亮。流水燈亮10秒。在面包板上連接電路，并調試電路。

6、（注意：一部分一部分的測試電路，看是否實現功能），功能都實現后進行整體電路的測試。該電路的總體實現的功能是計數，報時和校正。通過上面的實驗基本上實現了這些功能。4. 小結本次實驗，通過對數字電子鐘的邏輯電路的設計，理解了74LS160、74LS00、74LS04和74LS20芯片的功能，和這些芯片的作用，也學會了用兩個芯片實現進制間的轉換。在最初做實驗時，由于沒有檢查面包板的質量，忽略了面包板的問題導致了實驗初期的失敗，但在最后發現了問題，更換了新的面包板后使我們組的實驗進行了起來。實驗過程中遇到了好多連線的問題，在布置地線和5V電壓線時，不慎把兩線接到了一起，導致電路沒辦法運行，而且電線發燙，經過認真的檢查，最后解決了這一系列的問題，最后使數字鐘電路得以實現。老師的耐心講解，使我對不清晰的的知識點及時得到補充，使得實驗進行的更加順利。這次的數電課設使我學到了很多在課本上學不到的知識，也提高了我的動手能力，通過這次的課設，了解了與伙伴合作也是實驗進展順利的關鍵，為以后的實驗打下堅固的基礎。對老師的指導致以衷心的感謝！參考文獻1閻石.數字電子技術基礎（第五版）.北京：高等教育出版社，1