1、vhdl編程的一些心得體會篇一：VHDLVHDL 學習心得學習心得EDAEDA 技術實用教程本學期對EDAEDA 技術實用教程-VHDL-VHDL 版的學習為我的 專業知識學習打開了一個全新的窗口 一一微電子技術領域。 對 EDAEDA 技術，我更是有了全新的認識。微電子技術的進步主要表現在大規模集成電路加工技術即半導體工藝技術的發展上，使得表征半導體工藝水平的 線寬已經達到了納米級。所以，集成電路設計正在不斷地向 超大規模、極低功耗和超高速的方向發展。而現代電子設計技術的核心已日趨轉向基于計算機的電子設計自動化技術，即 EDAEDA 技術。EDAEDA 技術就是依賴功能 強大的計算機，在 E

2、DAEDA 工具軟件平臺上，對以硬件描述語言 HDLHDL 為系統邏輯描述手段完成的設計文件，自動地完成邏輯 編譯、化簡、分割、綜合、布局布線以及邏輯優化和仿真測 試，直至實現既定的電子線路系統功能。EDAEDA 技術使得設計者的工作僅限于利用軟件的方式，即利用硬件描述語言和 EDAEDA 軟件來完成對系統硬件功能的實現，這是電子設計技術 的一個巨大進步。EDAEDA 技術在進入 2121 世紀后，得到了更大的發展。 嵌入式處理器軟核的成熟，使得SOPCSOPC 步入大規模應用階段。電子技術領域全方位融入 EDAEDA 技術，除了日益成熟的數字技術外， 傳統的電路系統設計建模理念發生了重大的變

3、化。同時，EDAEDA使得電子領域各學科的界限更加模糊，更加互為包容。這些 都利于設計人員利用 EDAEDA 技術進行電子系統設計，如全定制 或半定制 ASIASIC C設計，FPGA/CPLDFPGA/CPLD 開發應用和印制電路板。從 EDAEDA 技術的特點不難看出，相比于傳統的數字電子系 統或 I IC C設計，EDAEDA 技術擁有獨特的優勢。 在傳統的數字電子 系統或 ICIC 設計中，手工設計占了較大的比例。因此，也存 在很多缺點。例如：復雜電路的設計、調試十分困難；由于 無法進行硬件系統仿真，如果某一過程存在錯誤，查找和修 改十分不便；設計過程中產生大量文檔，不易管理；可移植

4、性差等。相比之下，EDAEDA 技術有很大不同。它運用 HDLHDL 對數 字系統進行抽象的行為與功能描述到具體的內部線路結構 描述， 從而可以在電子設計的各個階段、 各個層次進行計算 機模擬驗證，保證設計過程的正確性，可以大大降低設計成 本，縮短設計周期。由于有各類庫的支持，能夠完成各種自 動設計過程。它極大地簡化了設計文檔的管理，邏輯設計仿 真測試技術也日益強大。VHDLVHDL 在現在的 EDAEDA 設計中使用最多，也擁有幾乎所有主 流 EDEDA A工具的支持。VHDLVHDL 作為一個規范語言和建模語言，不僅可以作為系統模擬的建模工具，而且可以作為電路系統的設計工具，可以利用軟件工

5、具將VHDLVHDL 源碼自動地轉化為文本方式表達的基本邏輯元件連接圖，即網表文件。這種方法 顯然對于電路自動設計是一個極大的推進。它具有很強的電 路描述和建模能力，能從多個層次對數字系統進行建模和描 述，從而大大簡化了硬件設計任務，提高了設計效率和可靠 性。EDAEDA 技術良好的可移植性與可測試性，將所有設計環節 納入統一的自頂向下的設計方案中。它不但在整個設計流程 上充分利用計算機的自動設計能力、在各個設計層次上利用 計算機完成不同內容的仿真模擬，而且在系統板設計結束后 仍可利用計算機對硬件系統進行完整的測試。書中通過大量的圖示對 PLDPLD 硬件特性與編程技術進行了 形象的講解，不僅

6、融合了之前學習的關于電路設計的知識還 將 EDAEDA 的技術加入其中。對 VHDLVHDL 語言的詳盡講解更是讓我 深刻理解了 VHDLVHDL 語言的編程原理。由于本門課程是一門硬 件學習課程，所以實驗必不可少。通過課程最后實驗，我體 會一些 VHDLVHDL 語言相對于其他編程語言的特點。相對于其它計算機語言的學習，如 C C 或匯編語言，VHDLVHDL具有明顯的特點。這不僅僅是由于VHDLVHDL 作為一種硬件描述語言的學習需要了解較多的數字邏輯方面的硬件電路知識， 包括目標芯片基本結構方面的知識更重要的是由于VHDLVHDL 描述的對象始終是客觀的電路系統。由于電路系統內部的子系

7、統乃至部分元器件的工作狀態和工作方式可以是相互獨立、互不相關的，也可以是互為因果的。這表明，在任一時刻， 電路系統可以有許多相關和不相關的事件同時并行發生。例 如可以在多個獨立的模塊中同時入行不同方式的數據交換 和控制信號傳輸，這種并行工作方式是任何一種基于CPUCPU 的軟件程序語言所無法描繪和實現的。傳統的軟件編程語言只 能根據CPUCPU 的工作方式，以排隊式指令的形式來對特定的事 件和信息進行控制或接收。在 CPUCPU 工作的任一時間段內只能 完成一種操作。因此，任何復雜的程序在一個單 CPUCPU 的計算 機中的運行，永遠是單向和一維的。因而程序設計者也幾乎 只需以一維的思維模式就

8、可以編程和工作了。VHDLVHDL 雖然也含有類似于軟件編程語言的順序描述語句 結構，但其工作方式是完全不同的。軟件語言的語句是根據 CPUCPU 的順序控制信號，按時鐘節拍對應的指令周期節拍逐條 運行的，每運行一條指令都有確定的執行周期。但VHDLVHDL 則不同，從表面上觀， VHDLVHDL 的順序語句與軟件語 句有相同的行為描述方式，但在標準的仿真執行中有很大的 區別。VHDLVHDL 的語言描述只是綜合器賴以構成硬件結構的一 種依據，但進程語句結構中的順序語句的執行方式決非是按 時鐘節拍運行的。實際情況是其中的每一條語句的執行時間 幾乎是 0 0 （但該語句的運行時間卻不一定為0 0

9、）, ,即 10001000 條順序語句與 1010 條順序語句的執行時間是相同的。在此，語 句的運行和執行具有不同的概念（在軟件語言中， 它們的概 念是相同），的執行是指啟動一條語句 ，允許它運行一次，而 運行就是指該語句完成其設定的功能。通過實驗，我認識到理論要與實際結合，培養動手動腦 能力的重要性，做事情要抱著一絲不茍的態度，這樣才能做 好事情。同時也入一步了解到EDAEDA 的強大之處，硬件電路的優秀的地方，對硬件方面更感興趣了。這門課程的學習，為我以后的專業知識的學習打下了良好的基礎。篇二：VHDLVHDL 體會學習心得edaeda 技術實用教程本學期對edaeda 技術實用教 程-

10、vhd-vhdl l版的學習為我的專業知識學習打開了一個全新的窗口一一微電子技術領域。對 edaeda 技術，我更是有了全 新的認識。微電子技術的進步主要表現在大規模集成電路加工技術即半導體工藝技術的發展上，使得表征半導體工藝水平的線寬已經達到了納米級。所 以，集成電路設計正在不斷地向超大規模、極低功耗和超高速的方向發展。而現代電子設計技 術的核心已日趨轉向基于計算機的電子設計自動化技術，即 edaeda 技術。edaeda 技術就是依賴功能強大的計算機，在edaeda 工具軟件平臺上，對以硬件描述語言 hdlhdl 為系統邏輯描述手段完成的設計文件，自動地完成邏輯編譯、化簡、分割、綜合、布局

11、布線以及邏輯優化和仿真測試，直至實現既定的電子線路系統功能。edaeda 技術使得設計者的工作僅限于利用軟件的方式，即利用硬件描述語言和edaeda 軟件來完成對系統硬件功能的實現，這是電子設計技術的一個巨大進步。edaeda 技術在進入 2121 世紀后，得到了更大的發展。嵌入式處理器軟核的成熟，使得sopcsopc步入大規模應用階段。電子技術領域全方位融入edaeda 技術，除了日益成熟的數字技術外，傳統的電路系統設計建模理念發生了重大的變化。同時，edaeda 使得電子領域各學科的界限更加模糊，更加互為包容。這些都利于設計人員利用edaeda 技術進行電子系統設計，如全定制或半定制 as

12、icasic 設計，fpga/cpldfpga/cpld 開發應用和印制電路板。 從 ededa a技術的特點不難看出，相比于傳統的數字電子系統或icic設計，edaeda 技術擁有獨特的優勢。在傳統的數字電子系統或icic 設計中，手工設計占了較大的比例。因此，也存在很多缺點。例如：復雜電路的設計、調試十分困難；由于無 法進行硬件系統仿真，如果某一過程存在錯誤，查找和修改十分不便；設計過程中產生大量文檔，不易管理；可移植性差等。相比之下，edaeda 技術有很大不同。它運用 hdlhdl 對數字系統 進行抽象的行為與功能描述到具體的內部線路結構描述，從而可以在電子設計的各個階段、各個層次進行

13、計算機模擬驗證，保證設計過程的正確性，可以大大降低設計成本，縮短設計周期。由于有各類庫的支持，能夠完成各種自動設計過程。它極大地簡化了設計文檔的管理，邏輯設計仿真測試技術也日益強大。vhdlvhdl 在現在的 edaeda設計中使用最多，也擁有幾乎所有主流 edaeda 工具的支持。vhdlvhdl 作為一個規范語言和建模語言，不僅可以作為系統模擬的建模 工具，而且可以作為電路系統的設計工具，可以利用軟件工具將vhdlvhdl 源碼自動地轉化為文本方式表達的基本邏輯元件連接圖，即網表文件。 這種方法顯然對于電路自動設計是一個極大 的推進。它具有很強的電路描述和建模能力，能從多個層次對數字系統進

14、行建模和描述，從 而大大簡化了硬件設計任務，提高了設計效率和可靠性。edaeda 技術良好的可移植性與可測試性，將所有設計環節納入統一的自頂向下的設計方案中。它不但在整個設計流程上充分利用計算機的自動設計能力、在各個設計輸，這種并行工作方式是任何一種基于cpucpu 的軟件程序層次上利用計算機完成不同內容的仿真模擬，而且在系統板設計結束后仍可利用計算機對硬件系統進行完整的測試。書中通過大量的圖示對pldpld硬件特性與編程技術進行了形象的講解，不僅融合了之前學習的關于電路設計的知識還將edaeda 的技術加入其中。對vhdlvhdl 語言的詳盡講解更是讓我深刻理解了 vhdlvhdl 語言的編

15、程原理。由于本門課程是一門硬件學習課程，所以實驗必不可少。通過課程最后實驗，我體會一些vhdlvhdl 語言相對于其他編程語言的特點。相對于其它計算機語言的學習，如 c c 或匯編語言，vhdlvhdl 具有明顯的特點。這不僅僅是由于vhdvhdl l作為一種硬件描述語言的學習需要了解較多 的數字邏輯方面的硬件電路知識，包括目標芯片基本結構方面的知識更重要的是由于vhdlvhdl描述的對象始終是客觀的電路系統。由于電路系統內部的子系統乃至部分元器件的工作狀態和工作方式可以是相互獨立、互不相關的，也可以是互為因果的。這表明，在任一時刻，電路系統可以有許多相關和不相關的事件同時并行發生。例如可以在

16、多個獨立的模塊中同時入行不同方式的數據交換和控制信號傳語言所無法描繪和實現的。傳統的軟件編程語言只能根據 cpucpu 的工作方式，以排隊式指令的 形式來對特定的事件和信息進行控制或接收。在 cpucpu 工作的任一時間段內只能完成一種操 作。因此，任何復雜的程序在一個單cpucpu的計算機中的運行，永遠是單向和一維的。因而程序設 計者也幾乎只需以一維的思維模式就可以編程和工作了。vhdlvhdl 雖然也含有類似于軟件編程語言的順序描述語句 結構，但其工作方式是完全不同的。軟件語言的語句是根據 cpucpu 的順序控制信號，按時鐘節 拍對應的指令周期節拍逐條運行的。每運行一條指令都有確定的執行

17、周期。但vhdlvhdl 則不同，從表面上觀，vhdlvhdl 的順序語句與軟件語句有相同的行 為描述方式，但在標準的仿真執行中有很大的區別。vhdlvhdl 的語言描述只是綜合器賴以構成硬件結構的一種依據。但進程語句結構中的順序語句的執行方式決非是按時 鐘節拍運行的。實際情況是其中的每一條語句的執行時間幾乎是 0 0 （但該語句的運行時間卻不 一定為 0 0）, ,即 10001000 條順序語句與 1010條順序語句的執行時間是相同的。在此，語句的運行和執行具有不同的概念（在軟件語言中 ，它們的概念是相同），的執行是指啟動一條語句，允許它 運行一次，而運行就是指該語句完成其設定的功能。通過

18、實驗，我認識到理論要與實際結合，培養動手動腦 能力的重要性，做事情要抱著一絲不茍的態度，這樣才能做好事情。同時也入一步了解到 edaeda 的強大之處，硬件電路的優秀的地方，對硬件方面更感興趣了。這門課程的學習，為我以后的專業知識的學習打下了良好的基礎。篇二：vhdlvhdl 編程的一些心得體會 vhdlvhdl 編程 的一些心得體會 vhdvhdl l是由美國國防部為描述電子電路所開 發的一種語言，其全稱為hardwarehardware descriptiondescription languagelanguage。與另外一門硬件描述語言verilogveriloghdlhdl 相比，vh

19、dlvhdl 更善于描述高層的一些設計，包括系 統級（算法、數據通路、控制）和行為級（寄存器傳輸級），而且 vhdlvhdl 具有設計重用、大型 設計能力、可讀性強、易于編譯等優點逐漸受到硬件設計者的青睞。但是，vhdlvhdl 是一門語法相當嚴格的語言，易學性差，特別是對于剛開始接觸 vhdlvhdl 的設計者而言，經常會因某些小細節處理不當導致綜合無法通過。為此本文就其中一些比較典型的問題展開探討，希望對初學 者有所幫助，提高學習進度。一. 關于端口vhdlvhdl 共定義了 5 5 種類型的端口，分別是 in,in, out,inout,out,inout,bufferbuffer 及

20、linkagelinkage ，實際設計時只會用到前四種。inin 和 outout 端口的使用相對簡單。這里，我們主要講述關于bufferbuffer和 inoutinout 使用時的注意事項。與 outout 端口比，bufferbuffer 端口具有回讀功能，也即內部反饋，但在設計時最好不要使 用bufferbuffer，因為 bufferbuffer類型的端口不能連接到其他類型的端口上，無法把包含該類型端口的設計作為子模塊元件例化，不利于大型設計和程序的可 讀性。若設計時需要實現某個輸出的回讀功能，可以通過增加中間信號作為緩沖，由該信號 完成回讀功能。雙向端口inoutinout是四種

21、端口類型中最為特殊的一種，最難以學習和掌握，為此專門提供一個簡單程序進行闡述，部分程序如下：databdatab 篇三：edaeda 心得體會EDAEDA 學習心得班號：072093072093-05-05 學號：20XX100088020XX1000880課程剛開始的時候，對 EDAEDA 技術很陌生，也感到很茫然，也非常沒有信心，當接觸到可編程器件的時候，看到大家同 樣感到很迷惘?；蛟S，在學習EDAEDA 的時候，我應該比別人更有些優勢，在雙學位計算機的課程里我已經學過數字邏 輯，而EDAEDA 的一些內容也是和 數字邏輯直接相關聯的。通過一學期的努力學習，查閱了一些相關技術的書籍， 書中通過大量的圖示對 PLDPLD 硬件特性與編程技術進行了形象 的講解，不僅融合了之前學習的關于電路設計的知識還將 EDAEDA 的技術加入其中。對 VHDLVHDL 語言的詳盡講解更是讓我深刻 理解了 VHDLVHDL