1、第一章 項(xiàng)目背景1.1 CDMA原理及背景簡介CDMA是碼分多址的英文縮寫(Code Division Multiple Access)，它是在數(shù)字技術(shù)的分支擴(kuò)頻通信技術(shù)上發(fā)展起來的一種嶄新的無線通信技術(shù)。CDMA技術(shù)的原理是擴(kuò)頻技術(shù)，即將需傳送的具有一定信號帶寬信息數(shù)據(jù)，用一個(gè)帶寬遠(yuǎn)大于信號帶寬的高速偽隨機(jī)碼（GOLD碼）進(jìn)行調(diào)制，使原數(shù)據(jù)信號的帶寬被擴(kuò)展，再經(jīng)載波調(diào)制并發(fā)送出去。接收端使用完全相同的偽隨機(jī)碼，與接收的帶寬信號作相關(guān)處理，把寬帶信號換成原信息數(shù)據(jù)的窄帶信號即解擴(kuò)，以實(shí)現(xiàn)信息通信。碼分多址(CDMA)技術(shù)是擴(kuò)頻通信技術(shù)在多用戶通信系統(tǒng)中的應(yīng)用，其利用了擴(kuò)頻序列的編碼正交可分性，

2、使得多個(gè)用戶信號可以在同一媒介、同一頻率、同一時(shí)間內(nèi)傳輸。每一路碼分信號，都是經(jīng)過擴(kuò)頻調(diào)制的信號，每一路碼分信道都分配了獨(dú)特的擴(kuò)頻序列。擴(kuò)頻通信的主要特征是它們的頻帶寬度B比信息速率Rb大得多，通過擴(kuò)頻得到擴(kuò)頻增益，用于抵抗各種干擾。因此就CDMA本身的優(yōu)勢而言，CDMA擁有無與倫比的巨大潛力。擴(kuò)頻通信技術(shù)、碼分多址技術(shù)和同步技術(shù)是CDMA的關(guān)鍵技術(shù)，通過CDMA數(shù)字基帶發(fā)射系統(tǒng)的研究更進(jìn)一步了解CDMA數(shù)字基帶系統(tǒng)的過程，加深對CDMA的擴(kuò)頻通信技術(shù)和碼分多址技術(shù)的理解，加深對CDMA系統(tǒng)的理解。同時(shí)，我們可以知道CDMA技術(shù)為什么得以快速發(fā)展。本項(xiàng)目的重點(diǎn)集中于應(yīng)用FPGA來實(shí)現(xiàn)CDMA數(shù)

3、字基帶系統(tǒng)發(fā)射系統(tǒng), 并在此基礎(chǔ)上實(shí)現(xiàn)接收系統(tǒng)，具體講就是將信號進(jìn)行擴(kuò)頻、GOLD碼調(diào)制、基帶求和、再進(jìn)行并/串轉(zhuǎn)換，在接收端進(jìn)行解擴(kuò)和解調(diào)，還原出初始發(fā)送的數(shù)據(jù)，其中利用的載波調(diào)制技術(shù)室2PSK技術(shù)，解調(diào)利用相干解調(diào)。1.2 FPGA在通信領(lǐng)域的巨大作用21世紀(jì)是一個(gè)數(shù)字化的世紀(jì)，數(shù)字信號處理在新的世紀(jì)中有著廣泛的應(yīng)用，信息高速公路、移動(dòng)通信、自動(dòng)化系統(tǒng)都采用了數(shù)字信號處理技術(shù)。單片機(jī)系統(tǒng)，雖然在一定程度上滿足了部分需要，但是由于它的速度和數(shù)據(jù)處理能力非常有限，不能滿足現(xiàn)代數(shù)字系統(tǒng)數(shù)據(jù)的高速率的要求。近幾年發(fā)展起來的FPGA技術(shù)，滿足了這種需求，F(xiàn)PGA功能上比早期的PLD更加強(qiáng)大，主要有編

4、程方式方便先進(jìn)，并且擁有較高的工作頻率，像Altera的Cyclone的EP1C3系列，其工作頻率就有40MHZ。此外，硬件描述語言Verilog HDL在編寫風(fēng)格上與C語言十分的接近，所以FPGA技術(shù)不僅可以完成單片機(jī)所不能完成的指標(biāo)，而且更具有靈活性。這種基于EDA技術(shù)的芯片正在成為電子系統(tǒng)設(shè)計(jì)的主流。此外，F(xiàn)PGA還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改。因此，F(xiàn)PGA技術(shù)的應(yīng)用前景非常廣闊。FPGA的發(fā)展不斷滿足當(dāng)今電子工業(yè)的快速發(fā)展，隨著集成電路的設(shè)計(jì)規(guī)模日益增大，復(fù)雜程度日益增高，F(xiàn)PGA的出現(xiàn)和發(fā)展大大改變了傳統(tǒng)的系統(tǒng)設(shè)計(jì)方法，這種方

5、法使得電子系統(tǒng)設(shè)計(jì)變得更加簡單方便、靈活快速。第二章 CDMA系統(tǒng)簡介CDMA技術(shù)的基礎(chǔ)是擴(kuò)頻通信。擴(kuò)頻：用來傳輸信息的信號帶寬遠(yuǎn)遠(yuǎn)大于信息本身帶寬的一種傳輸方式，頻帶的擴(kuò)展由獨(dú)立于信息的擴(kuò)頻碼來實(shí)現(xiàn)，與所傳信息數(shù)據(jù)無關(guān)，在接收端用同步接收實(shí)現(xiàn)解擴(kuò)和數(shù)據(jù)恢復(fù)。如下圖，我們可以知道CDMA系統(tǒng)的基本原理和TDMA、FDMA的區(qū)別。 CDMA、TDMA、FDMA比較擴(kuò)頻通信的理論基礎(chǔ)就是著名的香農(nóng)定理:(1)這個(gè)公式表明，在高斯信道中當(dāng)傳輸系統(tǒng)的信號噪聲功率比S/N下降時(shí)，可用增加系統(tǒng)傳輸帶寬W的辦法來保持信道容量C不變。對于任意給定的信號噪聲功率比，可以用增大傳輸帶寬來獲得較低的信息差錯(cuò)率。正因

6、為這個(gè)原因，擴(kuò)頻通信具有比較強(qiáng)的抗噪聲干擾的能力。CDMA技術(shù)是以擴(kuò)頻通信為基礎(chǔ)的載波調(diào)制和多址接入技術(shù)，所以如何實(shí)現(xiàn)擴(kuò)頻部分對于整個(gè)CDMA系統(tǒng)的實(shí)現(xiàn)有著重要的影響。2.1 CDMA系統(tǒng)的關(guān)鍵技術(shù)擴(kuò)頻技術(shù)是CDMA系統(tǒng)的基礎(chǔ)，在擴(kuò)頻系統(tǒng)中，常使用偽隨機(jī)碼來擴(kuò)展頻譜，偽隨機(jī)碼的特性，如編碼類型、長度、速度等在很大程度上決定了擴(kuò)頻系統(tǒng)的性能，如抗干擾能力、多址能力、碼捕獲時(shí)間。因此要實(shí)現(xiàn)擴(kuò)頻部分，關(guān)鍵就是如何選擇一個(gè)比較好的方法來實(shí)現(xiàn)PN碼產(chǎn)生器。而實(shí)現(xiàn)PN碼產(chǎn)生器的難點(diǎn)就是實(shí)現(xiàn)其同步，即在接收端進(jìn)行解擴(kuò)所用的PN碼和接收到的信號在發(fā)送時(shí)所用的PN碼是同步的，這是擴(kuò)頻技術(shù)中的難點(diǎn)。CDMA系統(tǒng)要

7、求接收機(jī)的本地偽隨機(jī)碼與接收到的PN碼在結(jié)構(gòu)、頻率和相位上完全一致，否則就不能正常接收所發(fā)送的信息，接收到的只是一片噪聲。若實(shí)現(xiàn)了收發(fā)同步但不能保持同步，也無法準(zhǔn)確可靠地獲取所發(fā)送的信息數(shù)據(jù)。因此，PN碼序列的同步是CDMA通信擴(kuò)頻模塊的關(guān)鍵技術(shù)。但是要真正成為一種商業(yè)應(yīng)用的通信系統(tǒng)，還有很多技術(shù)問題需要解決，本文暫不做考慮。2.2 CDMA系統(tǒng)的基本結(jié)構(gòu)CDMA技術(shù)是以擴(kuò)頻通信為基礎(chǔ)的載波調(diào)制和多址接入技術(shù)，所以如何實(shí)現(xiàn)擴(kuò)頻部分對于整個(gè)CDMA系統(tǒng)的實(shí)現(xiàn)有著重要的影響。下圖是標(biāo)準(zhǔn)的CDMA系統(tǒng)的基本原理圖：信號經(jīng)信源編碼后成為數(shù)字信號，經(jīng)過糾錯(cuò)編碼、卷積編碼和交織等相關(guān)處理后送入調(diào)制器中，利

8、用PN碼發(fā)生器產(chǎn)生的高速PN碼將數(shù)字信號變成碼片，使得信號的傳輸帶寬遠(yuǎn)大于信號本身的帶寬以實(shí)現(xiàn)擴(kuò)頻通信，同時(shí)，為了使信號的傳輸與信道特性相匹配，必須用載波發(fā)生器產(chǎn)生的載波去調(diào)制擴(kuò)頻信號。使其頻率變?yōu)檫m合信道傳愉的射頻頻段，將數(shù)字信號調(diào)制成模擬信號后通過放大器發(fā)射出去。在接收端，利用下變頻器將射頻信號還原成中頻信號，采用與發(fā)射端相同的信號處理技術(shù)再將信號還原成原始信號，從而達(dá)到數(shù)據(jù)通信傳輸?shù)哪康摹Ｏ旅媸俏覀兏鶕?jù)標(biāo)準(zhǔn)的CDMA通信系統(tǒng)設(shè)計(jì)的我們系統(tǒng)中的發(fā)射機(jī)框圖：下面是我們系統(tǒng)的接收機(jī)框圖：整體的FPGA設(shè)計(jì)的CDMA通信系統(tǒng)如下：第三章 基于FPGA的CDMA系統(tǒng)設(shè)計(jì)及仿真分析FPGA是電子設(shè)計(jì)

9、領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，它的影響絲毫不亞于70年代單片機(jī)的發(fā)明和使用。可以毫不夸張的講，F(xiàn)PGA能完成任何數(shù)字器件的功能。在PCB完成以后，還可以利用FPGA的在線修改能力，隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。使用FPGA來開發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性。FPGA的這些優(yōu)點(diǎn)使得FPGA技術(shù)在90年代以后得到飛速的發(fā)展，同時(shí)也大大推動(dòng)了EDA軟件和硬件描述語言的進(jìn)步。本設(shè)計(jì)主要利用了FPGA及Verilog HDL語言來設(shè)計(jì)CDMA數(shù)字基帶發(fā)送接收系統(tǒng)。4.1 FPGA通信系統(tǒng)設(shè)計(jì)的注意點(diǎn)對于通信系統(tǒng)的建模，除了外圍的模擬電路的設(shè)計(jì)是整個(gè)大系統(tǒng)需要考

10、慮外，更重要的是針對純數(shù)字部分的輸入、輸出接口信號的要求，進(jìn)行細(xì)致的研究。對于數(shù)字通信系統(tǒng)，對于不同的Verilog HDL來建模有著不同的效果。一般對于選擇什么方法來進(jìn)行數(shù)字通信的建模，從以下幾個(gè)方面討論研究27：·可行性的影響對于以FPGA通用芯片為目標(biāo)器件的建模和設(shè)計(jì)，受到輸入信號性質(zhì)的限制，對于一些速度要求較高的通信系統(tǒng)，由于現(xiàn)行的FPGA目標(biāo)器件的限制，無法使用。因此對于通信系統(tǒng)的Verilog HDL建模的可行性應(yīng)在設(shè)計(jì)系統(tǒng)方案做充分考慮。·可靠性分析 對于通信系統(tǒng)來說，實(shí)現(xiàn)系統(tǒng)的可靠性指標(biāo)是Verilog HDL建模的難點(diǎn)，這一點(diǎn)與實(shí)現(xiàn)硬件電路是相似的，用硬件

11、描述語言，實(shí)現(xiàn)系統(tǒng)功能，有許多方法，實(shí)現(xiàn)建模的方法也可以不同，有時(shí)不同的建模風(fēng)格和方式，可以得到相同的設(shè)計(jì)結(jié)果和相近的可靠性能，同時(shí)，對于組合邏輯電路來說，設(shè)計(jì)的可靠性，還要考慮組合邏輯電路的競爭和冒險(xiǎn)現(xiàn)象和硬件延時(shí)問題。·效率的影響系統(tǒng)效率的因素包括芯片資源的優(yōu)化，軟件程序運(yùn)行的速度等。從軟件設(shè)計(jì)方面考慮，采用并行方式比串行運(yùn)行方式運(yùn)行速率高。在FPGA設(shè)計(jì)，合理的引腳定義也是很重要的。一個(gè)好的引腳定義可以充分利用芯片資源，而一個(gè)不好的引腳定義可能造成芯片資源的巨大浪費(fèi)，甚至布線失敗。總的來講，通信系統(tǒng)的性能可以根據(jù)公式來計(jì)算，采用波形級的仿真或通過硬件構(gòu)成樣機(jī)及進(jìn)行測量來評估。對

12、于數(shù)字通信系統(tǒng)的Verilog HDL建模，其建模效果最終要經(jīng)過一定方式的檢驗(yàn)和評估，而檢驗(yàn)的結(jié)果反過來促進(jìn)其建模或程序設(shè)計(jì)的改進(jìn)與完善。4.2 CDMA系統(tǒng)分模塊簡介、代碼及仿真l 發(fā)射機(jī)分頻器模塊：- 4 -module clk_div(clk_in,rst_n,clk_out);parameter cnt_top=10;clk_in/clk_out=cnt_topparameter width=4;parameter duty=50; input clk_in;input rst_n;output clk_out;reg clk_out;reg width-1:0cnt;always(p

13、osedge clk_in or negedge rst_n)beginif(!rst_n)cnt<=0;else if(cnt=(cnt_top-1)cnt<=0;else cnt<=cnt+1'b1;endalways(posedge clk_in or negedge rst_n)beginif(!rst_n)clk_out<=0;else if(cnt<(cnt_top*duty)/100)clk_out<=1;else clk_out<=0;endendmodule（系統(tǒng)用的各路時(shí)鐘）(PLL模塊產(chǎn)生2倍頻信號，ROM的讀取時(shí)鐘)仿真

14、以輸入的20M時(shí)鐘分頻得到10K數(shù)據(jù)信道串行傳輸時(shí)鐘為例，可見設(shè)計(jì)完全正確：四路用戶GOLD序列產(chǎn)生模塊（通過ROM尋址）：MATLAB代碼：clc;clear all;hgld = comm.GoldSequence('FirstPolynomial',7 3 0,. 'SecondPolynomial', 7 3 2 1 0,. 'FirstInitialConditions', 0 0 0 0 0 0 1,. 'SecondInitialConditions', 0 0 0 0 0 0 1,. 'Index'

15、, 1, 'SamplesPerFrame', 127);gold1= step(hgld);hgld = comm.GoldSequence('FirstPolynomial',7 3 0,. 'SecondPolynomial', 7 3 2 1 0,. 'FirstInitialConditions', 0 0 0 0 0 0 1,. 'SecondInitialConditions', 0 0 0 0 0 0 1,. 'Index', 2, 'SamplesPerFrame'

16、, 127);gold2= step(hgld);hgld = comm.GoldSequence('FirstPolynomial',7 3 0,. 'SecondPolynomial', 7 3 2 1 0,. 'FirstInitialConditions', 0 0 0 0 0 0 1,. 'SecondInitialConditions', 0 0 0 0 0 0 1,. 'Index', 3, 'SamplesPerFrame', 127);gold3= step(hgld);hgld

17、= comm.GoldSequence('FirstPolynomial',7 3 0,. 'SecondPolynomial', 7 3 2 1 0,. 'FirstInitialConditions', 0 0 0 0 0 0 1,. 'SecondInitialConditions', 0 0 0 0 0 0 1,. 'Index', 4, 'SamplesPerFrame', 127);gold4= step(hgld); 其設(shè)計(jì)參數(shù)如下：利用quartus的ROM表存儲(chǔ)MATLAB生成的周

18、期為127的gold序列，如下：最終四路gold序列如下所示：以一路仿真得到的gold碼為例，如下圖所示：并串轉(zhuǎn)換模塊：module par2ser2(clk,rst,in,out,stat,num,flags,bug);/parallel to serialinput clk,rst;input 3:0in;output out,stat,num,flags,bug;reg out,stat,num,flags,bug;reg1:0cnt;always (posedge clk or negedge rst) begin if(!rst) out=0; else begin case(cnt

19、) 2'b00:out=in0; 2'b01:out=in1; 2'b10:out=in2; 2'b11:out=in3; default:out=in0; endcase end endalways (posedge clk) begin cnt=cnt+1; end always (posedge clk ) begin begin stat=in0; num=in1; flags=in2; bug=in3; end endendmodule固定一路用戶數(shù)據(jù)為8b00100110，仿真波形圖如下，最下面一列為并串轉(zhuǎn)換數(shù)據(jù)，倒數(shù)第二列為串行時(shí)鐘，可見串行傳輸數(shù)

20、據(jù)為00100110，因此串并轉(zhuǎn)換設(shè)計(jì)通過。GOLD序列與并串轉(zhuǎn)換數(shù)據(jù)過異或門：載波設(shè)置模塊：頻率設(shè)置小模塊：module freq_set(clk,rst,fset);input clk,rst;output 9:0fset;reg 9:0fset;reg9:0temp;always (posedge clk or negedge rst) begin if(!rst) fset=64; else begin temp=fset; fset=temp+temp; end endendmodule正弦波選址（DDS）小模塊：module cos_adr(clk,rst,adr,fset); /

21、cos frequency and its set input clk,rst;input 9:0fset;output 9:0adr;reg 9:0adr;always (posedge clk or negedge rst) begin if(!rst) begin adr=0; end else begin adr=adr+fset; end endendmodule正弦波幅度步進(jìn)小模塊：module amp_set(clk,sysclk,rst,in,out);input sysclk,clk,rst;input 7:0in;output 7:0out;reg 7:0out;reg 3

22、:0 cnt;always (posedge sysclk or negedge rst) begin if(!rst) out=in; else begin if (in>127) out=127+(in-127)/cnt; /positive else out=127-(127-in)/cnt; /negetive end endalways (posedge clk or negedge rst) begin if(!rst) cnt=1; else cnt=cnt+1; endendmodulePSK調(diào)制模塊：module pskmod(clk,rst,seq,in,out);i

23、nput clk,rst,seq;input 7:0 in;output 7:0 out;reg 7:0 out;always (posedge clk or negedge rst) begin if(!rst) out=0; else begin if(seq) out=in; else out=in; end endendmodule仿真得到的2PSK調(diào)制波形如下：可以看出在數(shù)據(jù)零一跳變點(diǎn)處波形相位發(fā)生180度突變，2PSK設(shè)計(jì)正確。AWGN信道模擬10dB噪聲數(shù)據(jù)：MATLAB代碼：clc;clear all;y=round(wgn(1,1024,20);for i=1:1024if

24、y(i)<0 y1(i)=-y(i);else y1(i)=y(i);endendout=dec2bin(y1,8);噪聲波形如下：其統(tǒng)計(jì)數(shù)據(jù)如下：Value Count Percent0 34 3.32%1 79 7.71%2 83 8.11%3 96 9.38%4 86 8.40%5 64 6.25%6 67 6.54%7 58 5.66%8 59 5.76%9 62 6.05%10 53 5.18%11 47 4.59%12 38 3.71%13 26 2.54%14 31 3.03%15 24 2.34%16 20 1.95%17 16 1.56%18 15 1.46%19 12 1.17%20 11 1.07%21 7 0.68%22 8 0.78%23 5 0.49%24 4 0.39%25 4 0.39%26 4 0.39%28 3 0.29%29 2 0.20%30 2 0.20%31 1 0.10%32 1 0.10%35 1 0.10%36 1 0.10%l 接收機(jī)相干解調(diào)模塊：乘法器輸出過濾波，然后對輸出符號位進(jìn)行相關(guān)判決，得到解調(diào)出來