1、1 數字電路課程設計四人搶答器2 目錄第一章設計選目及目的. 3第一節 設計選題 . 3第二節 設計目的 . 3第二章功能介紹 . 3第一節 主要功能介紹 . 3第二節 擴展功能介紹 . 4第三章總體方案設計模塊. 4第四章單元模塊設計 . 5第一節 搶答器電路模塊 . 5一、優先編碼器74ls148 . 5二、鎖存器 74ls279 . 7第二節 定時電路模塊 . 8一、計數器 74ls192 . 9二譯碼器 74ls48 . 9三555 定時器 . 10四定時電路 . 12第三節控制電路 . 13一時序控制電路需具有以下幾個功能： . 13二報警電路 . 14第五章組裝和調試 . 14第六

2、章總結 . 15第七章參考文獻 . 15四人搶答器3 第一章 設計選目及目的第一節設計選題設計選題 : 四人搶答器的設計設計功能要求：1主持人有開始鍵和復位鍵，按下開始鍵才能開始搶答，否則犯規。2用數碼管顯示，正常搶答后，顯示搶到的隊號，如果有人犯規發出短暫的報警3如果規定時間內沒有搶答，則說明該題超時作廢，用0 閃爍表示。4復位鍵用于恢復犯規或超時狀態。第二節設計目的通過這次課程設計，靈活運用模擬電子技術和數字電子技術理論知識，在實踐中實現鞏固所學知識，加強綜合能力，培養電路設計能力，提高實驗技術，啟發創新思維。第二章 功能介紹第一節主要功能介紹1.搶答器最多可供 4 名選手參賽，編號為1-

3、4 號，各隊分別用一個按鈕（分別為 s0-s3）控制，并設置一個系統清零和搶答控制開關s，該開關由主持人控制。2.搶答器具有數據鎖存功能，并將鎖存數據用led 數碼管顯示出來，直到主持人清零。3.開關 s 作為清零及搶答控制開關，當開關s 被按下時搶答電路清零，當開關 s 松開后允許搶答。輸入搶答信號有搶答按鈕開關s0-s3實現。4. 有搶答信號輸入時， 并顯示出相對應的組別號碼。 此時再按其他任何一個搶答器無效，指示燈依舊“保持”第一個開關按下時對應的狀態不變。四人搶答器4 第二節擴展功能介紹5.搶答器具有定時搶答的功能， 搶答的時間由主持人定。 當主持人啟動 “開始”鍵后，要求定時器立即減

4、計時，并用顯示器顯示。6.參加選手在未開始搶答時按下搶答鍵，則犯規。顯示器上顯示并閃爍選手的編號7.參加選手在設定的時間內搶答，搶答有效， 定時器停止工作， 顯示器上顯示選手的編號和搶答時刻的時間，并保持到主持人將系統清零為止。8.如果定時搶答的時間已到， 卻沒有選手搶答時， 本次搶答無效， 封鎖輸入電路，禁止選手超時后搶答，時間顯示器上顯示并閃爍0。第三章 總體方案設計模塊如圖 3.1 所示為總體方框圖。其工作原理為：接通電源后，主持人將開關撥到 清零 狀態，搶答器處于禁止狀態， 編號顯示器滅燈， 定時器顯示設定時間；主持人將開關置 ; 開始狀態，宣布開始 搶答器工作。 定時器倒計時。 選手

5、在定時時間內搶答時，搶答器完成：優先判斷、編號鎖存、編號顯示。當一輪搶答之后，定時器停止、禁止二次搶答、定時器顯示剩余時間。如果再次搶答必須由主持人再次操作 清除 和 開始狀態開關圖 3.1 搶答按鈕優先編碼電器鎖存器譯碼電路譯碼顯示主持人控制開關控制電路報警電路秒 脈 沖 產生電器定時電路譯碼電路顯示電路主體電路擴展電路四人搶答器5 第四章單元模塊設計第一節搶答器電路模塊該電路主要完成兩個功能: 1.分辨出選手按鍵的先后， 并鎖存優先搶答者的編號， 同時譯碼顯示電路顯示編號（顯示電路采用七段數字數碼顯示管）。 2. 禁止其他選手按鍵，其按鍵操作無效。電路選用優先編碼器 74ls148 和鎖存

6、器 74ls279 來完成。一、優先編碼器74ls148 74ls148為 8 線3 線優先編碼器，表4.1.1 為其真值表，表 4.1.2 為其功能表, 圖 4.1.1 為其管腳圖。y1y2yexysy97614154801234567874ls148161514131211109i4i5i6i7s(e)y2y1gn dvccysyexi3i2i1i0y0(b)圖 4.1.1 表 4.1.2 74ls148 8 線3 線二進制編碼器真值表四人搶答器6 74ls148工作原理如下：該編碼器有 8 個信號輸入端， 3 個二進制碼輸出端。此外，電路還設置了輸入使能端 st ，輸出使能端 eo和優先

7、編碼工作狀態標志gs 。當 st=0時，編碼器工作；而當st=1時，則不論 8 個輸入端為何種狀態， 3個輸出端均為高電平， 且優先標志端和輸出使能端均為高電平，編碼器處于非工作狀態。這種情況被稱為輸入低電平有效，輸出也為低電來有效的情況。當st為 0，且至少有一個輸入端有編碼請求信號（邏輯0）時，優先編碼工作狀態標志 gs為 0。表明編碼器處于工作狀態，否則為1。由功能表可知， 在 8 個輸入端均無低電平輸入信號和只有輸入0 端（優先級別最低位） 有低電平輸入時， y2y1y0 均為 111，出現了輸入條件不同而輸出代碼相同的情況，這可由gs的狀態加以區別，當gs 1 時，表示 8 個輸入端

8、均無低電平輸入，此時y2y1y0=111 為非編碼輸出； gs 0 時，y2y1y0=111 表示響應輸入 0 端為低電平時的輸出代碼 （編碼輸出）。eo只有在 st為 0，且所有輸入端都為 1 時，輸出為 0，它可與另一片同樣器件的st連接，以便組成更多輸入端的優先編碼器。從功能表不難看出，輸入優先級別的次為7，6， 0。輸入有效信號為四人搶答器7 低電平，當某一輸入端有低電平輸入， 且比它優先級別高的輸入端無低電平輸入時，輸出端才輸出相對應的輸入端的代碼。例如5 為 0。且優先級別比它高的輸入 6 和輸入 7 均為 1 時，輸出代碼為 010，這就是優先編碼器的工作原理二、鎖存器74ls2

9、79在 74ls279 中，由于 4 回路中 2 回路置位端子為兩個， 所以使用其一時， 整理兩個置位輸入作為1 個使用，或將另一個輸入固定為“h ”使用。另外，作為稍微變化 74ls279 的使用方法，也可將3 組作為 rs鎖存器使用，剩余的rs鎖存器作為 2 輸入 nand門電路使用，復位輸入例如管腳固定為”l”時其輸入為”h ”，所以可構成將和作為輸入，輸出為的2 輸入 nand ，此變換如圖4.2. 所示。1s11s21r1q2r2s2qgnd 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 vcc 4s 4r 4q 3s1 3s2 3r 3q 74ls2

10、79圖 4.1.2 搶答器參考電路如圖4.1.3 所示，其工作過程：開關j5 置于清除 端時，rs觸發器的 r、s端均為 0，4 個觸發器輸出置0，使 74ls148的優先編碼工作標志端（圖中 5 號端） 0，使之處于工作狀態。當開關j5 斷開， j6 置于 開始 時，搶答器處于等待工作狀態，當有選手將搶答按鍵按下時（如按下j2） ，74ls148的輸出經 rs鎖存后， ctr=1,rbo( 圖中 4 端) =1, 七段顯示電路74ls48處于工作狀態， 4q3q2q=010, 經譯碼顯示為“ 2” 。此外，ctr 1，使 74ls148 優先編碼工作標志端（圖中2 號端） 1，處于禁止狀態，

11、封鎖其他按鍵的輸入。當按鍵松開即按下時， 74ls148的 此時由于仍為 ctr 1，使優先編碼工作標志端為 1，所以 74ls148仍處于禁止狀態，確保不會出二次按鍵時輸入信號，保證了搶答者的優先性。如有再次搶答需由主持人將j5 開關重新置“清除”然后才可能進行。四人搶答器8 圖 4.1.3 第二節定時電路模塊該部分主要由 555 定時器秒脈沖產生電路、 十進制同步加減計數器74ls192減法計數電路、 74ls48譯碼電路和 1 個 7 段數碼管即相關電路組成。具體電路如圖 3 所示。一塊 74ls192實現減法計數，通過譯碼電路74ls48顯示到數碼管四人搶答器9 上，其時鐘信號由時鐘產

12、生電路提供。74192的預置數控制端實現預置數，由節目主持人根據共陰極七段數碼顯示管dpy_7-seg 上，當有人搶答時，停止計數并顯示此時的倒計時時間；如果沒有人搶答，且倒計時時間到時，輸出低電平到時序控制電路，控制74ls48使 0 閃爍，同時以后選手搶答無效。一、計數器 74ls192 74ls192具有下述功能：異步清零： cr=1 ，q3q2q1q0=0000 異步置數： cr=0 ，ld=0 ，q3q2q1q0=d3d2d1d0 保持： cr=0，ld=1 ，cpu=cpd=1,q3q2q1q0保持原態加計數： cr=0, ld=1 ，cpu=cp，cpd=1 ，q3q2q1q0

13、按加法規律計數減計數： cr=0, ld=1 ，cpu=1 ，cpd= cp ，q3q2q1q0按減法規律計數74ls192是雙時鐘方式的十進制可逆計數器。cpu 為加計數時鐘輸入端， cpd為減計數時鐘輸入端。ld為預置輸入控制端，異步預置。cr為復位輸入端，高電平有效，異步清除。co為進位輸出： 1001 狀態后負脈沖輸出bo為借位輸出： 0000 狀態后負脈沖輸出。圖 4.2.1 二譯碼器 74ls48 74ls48 芯片是一種常用的七段數碼管譯碼器驅動器，常用在各種數字電路和單片機系統的顯示系統中。四人搶答器10 74ls48引腳排列示意圖（圖4.2.2 ） ：圖 4.2.2三555

14、定時器555定時器的內部電路框圖如圖4.2.3 所示：四人搶答器11 圖 4.2.3 555 定時器外引腳排圖如圖4.2.4所示：圖 4.2.4 555定時器的內部包括兩個電壓比較器，三個等值串聯電阻，一個 rs 觸發器，一個放電管 t 及功率輸出級。它提供兩個基準電壓vcc /3 和 2vcc /3 。四人搶答器12 555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制rs 觸發器和放電管的狀態。 在電源與地之間加上電壓， 當 5 腳懸空時， 則電壓比較器 c1 的反相輸入端的電壓為 2vcc /3 ，c2 的同相輸入端的電壓為vcc /3 。若觸發輸入端 tr 的電壓小于vc

15、c /3，則比較器 c2 的輸出為 1 ，可使 rs 觸發器置 1 ，使輸出端 out=1 。如果閾值輸入端 th 的電壓大于 2vcc/3，同時 tr 端的電壓大于 vcc /3 ，則 c1 的輸出為 1 ，c2 的輸出為 0 ，可將 rs 觸發器置0，使輸出為 0 電平。四定時電路設定一次搶答的時間， 通過定時電路對計數器進行時間預置，定時電路選用十進制同步加減計數器74ls192進行設計，電路如圖4.2.5 所示. 圖 4.2.5 四人搶答器13 第三節控制電路控制電路包括時序控制和報警兩個電路。一時序控制電路需具有以下幾個功能： 1.主持人閉合開關 , 多路搶答器電路和計時電路進入正常

16、狀態; 2. 參賽者按鍵時 , 搶答電路和計時電路停止工作; 3. 搶答時間到 , 無人搶答 , 揚聲器發聲 , 同時搶答電路和計時電路停止工作。根據上面的功能要求，設計的時序控制電路如圖 4.3.1所示。 圖中， 門 g1 的作用是控制時鐘信號cp的放行與禁止，門 g2的作用是控制 74ls148的輸人使能端 。圖 4.3.1 的工作原理是： 主持人控制開關從 清除 位置撥到 開始 位置時，來自于圖 4.1.3 中的 74ls279的輸出 1q=0，經 g3反相， a1，則時鐘信號 cp能夠加到 74ls192的 cpd時鐘輸入端， 定時電路進行遞減計時。 同時，在定時時間未到時，則 定時到

17、信號 為 1 ，門 g2的輸出 =0，使 74ls148 處于正常工作狀態，從而實現功能 1 的要求。當選手在定時時間內按動搶答鍵時， 1q 1， 經 g3反相，a0，封鎖 cp 信號，定時器處于保持工作狀態； 同時，門 g2的輸出 =1，74ls148處于禁止工作狀態，從而實現功能2 的要求。當定時時間到時，則定時到信號 為 0，使 74ls148處于禁止工作狀態，禁止選手進行搶答。同時，門g1處于關門狀態，封鎖 cp 信號，使定時電路保持00 狀態不變，從而實現功能3 的要求。圖 4.3.1 四人搶答器14 二報警電路由 555 定時器和三極管構成的報警電路如圖4.3.2 所示。其中 555 和 r1 、r2、c1等組成可控多諧振蕩器，其輸出信號由3 腳輸出經三極管推動揚聲器。第五章組裝和調試在試驗箱上按各個單元電路分別組裝搶答器、定時譯碼顯示電路、 控制電路和報警電路。然后按照以下步驟進行調試：1. 組裝調試搶答器電路，并使之能正常工作。2. 組裝調試定時電路。 輸入 1hz的時鐘信號， 觀察電路能否進行倒計時， 并注意倒計時到零，電路能否輸出低電平有效的信號。3. 組裝調試報警電路和控制電路，并使之能正常工作。4.