1、第1章 半導體測試基礎第 1節 基礎術語 描述半導體測試的專業術語很多，這里只例舉部分基礎的：1 DUT需要被實施測試的半導體器件通常叫做 DUT （Device Under Test,我們常簡 稱“被測器件”），或者叫 UUT（Unit Under Test）。首先我們來看看關于器件引腳的常識,數字電路期間的引腳分為“信號”、 “電源”和“地”三部分。信號腳,包括輸入、輸出、三態和雙向四類, 輸入：在外部信號和器件內部邏輯之間起緩沖作用的信號輸入通道；輸 入管腳感應其上的電壓并將它轉化為內部邏輯識別的“0”和“1”電平。輸出：在芯片內部邏輯和外部環境之間起緩沖作用的信號輸出通道；輸 出管腳提

2、供正確的邏輯“ 0”或“ 1”的電壓,并提供合適的驅動 能力（電流）。三態：輸出的一類,它有關閉的能力（達到高電阻值的狀態）。 雙向：擁有輸入、輸出功能并能達到高阻態的管腳。電源腳,“電源”和“地”統稱為電源腳,因為它們組成供電回路,有著與 信號引腳不同的電路結構。VCC：TTL 器件的供電輸入引腳。VDD ：CMOS 器件的供電輸入引腳。VSS:為VCC或VDD提供電流回路的引腳。GND:地，連接到測試系統的參考電位節點或 VSS,為信號引腳或其他 電路節點提供參考0電位；對于單一供電的器件，我們稱 VSS為 GND。2 測試程序 半導體測試程序的目的是控制測試系統硬件以一定的方式保證被測器

3、件達到 或超越它的那些被具體定義在器件規格書里的設計指標。測試程序通常分為幾個部分,如 DC 測試、功能測試、 AC 測試等。 DC 測試 驗證電壓及電流參數；功能測試驗證芯片內部一系列邏輯功能操作的正確性； AC 測試用以保證芯片能在特定的時間約束內完成邏輯操作。程序控制測試系統的硬件進行測試，對每個測試項給出pass或fail的結果。Pass指器件達到或者超越了其設計規格；Fail則相反，器件沒有達到設計要求， 不能用于最終應用。 測試程序還會將器件按照它們在測試中表現出的性能進行相 應的分類，這個過程叫做“ Binning ”也稱為“分Bin ” 舉個例子，一個微處理 器,如果可以在15

4、0MHz下正確執行指令，會被歸為最好的一類，稱之為“Bin 1 ” ； 而它的某個兄弟， 只能在 100MHz 下做同樣的事情， 性能比不上它， 但是也不是 一無是處應該扔掉，還有可以應用的領域，則也許會被歸為“Bin 2”，賣給只要求 100MHz 的客戶。程序還要有控制外圍測試設備比如 Handler 和 Probe 的能力；還要搜集和 提供摘要性質 （或格式） 的測試結果或數據， 這些結果或數據提供有價值的信息 給測試或生產工程師，用于良率 （Yield） 分析和控制。第 2節 正確的測試方法經常有人問道： “怎樣正確地創建測試程序？”這個問題不好回答，因為對 于什么是正確的或者說最好的

5、測試方式， 一直沒有一個單一明了的界定， 某種情 形下正確的方式對另一種情況來說不見得最好。 很多因素都在影響著測試行為的 構建方式，下面我們就來看一些影響力大的因素。測試程序的用途。下面的清單例舉了測試程序的常用之處，每一項都有其特殊要求也就需 要相應的測試程序：Wafer Test測試晶圓（wafer）每一個獨立的電路單元（Die）,這是半導體后段區分良品與不良品的第一道工序，也被稱為“ Wafer Sort”、 CP 測試等 .Package Test 晶圓被切割成獨立的電路單元，且每個單元都被封裝出來后，需要經歷此測試以驗證封裝過 程的正確性并保證器件仍然能達到它的設計指標，也稱為“F

6、inal Test”、FT 測試、成品測試等。Quality Assurance Test 質量保證測試，以抽樣檢測方式確保 Package Test 執行的正確性，即確保 pass 的 產品中沒有不合格品。Device Characterization 器件特性描述，決定器件 工作參數范圍的極限值 。Pre/Post Burn-In 在器件“ Burn-in ”之前和之后進行的測試，用于驗證老化過程有沒有引起一些參數的漂移。這一過程有助于清除含有潛在失效（會在使用一段 間后暴露出來）的芯片Miliary Test軍品測試，執行更為嚴格的老化測試標準，如擴大溫度范圍，并對測試結果進行歸檔。In

7、coming Inspection 收貨檢驗，終端客戶為保證購 買的芯片質量在應用之前進行的檢查或測試。Assembly Verification 封裝驗證，用于檢驗芯片經過 了封裝過程是否仍然完好并驗證封裝過程本身的正確 性。這一過程通常在 FT 測試時一并實施。Failure Analysis 失效分析，分析失效芯片的故障以 確定失效原因，找到影響良率的關鍵因素，并提高芯片 的可靠性。測試系統的性能。測試程序要充分利用測試系統的性能以獲得良好的測試覆蓋率，一些測 試方法會受到測試系統硬件或軟件性能的限制。高端測試機：高度精確的時序 精確的高速測試大的向量存儲器 不需要去重新加載測試向量復合

8、 PMU( Parametric Measurement Uni)t 可進行并行測試，以減少測試時間可編程的電流加載 簡化硬件電路，增加靈活性PerPin 的時序和電平 簡化測試開發，減少測試時間低端測試機：低速、低精度也許不能充分滿足測試需求小的向量存儲器也許需要重新加載向量，增加測試時間單個 PMU 只能串行地進行 DC 測試，增加測試時間均分資源（時序 /電平） 增加測試程序復雜度和測試時間測試環節的成本。這也許是決定什么需要被測試以及以何種方式滿足這些測試的唯一的最 重要的因素， 測試成本在器件總的制造成本中占了很大的比重， 因此許多與測試 有關的決定也許僅僅取決于器件的售價與測試成本

9、。 例如，某個器件可應用于游 戲機，它賣 15 元；而同樣的器件用于人造衛星，則會賣 3500元。每種應用有其 獨特的技術規范，要求兩種不同標準的測試程序。 3500 元的器件能支持昂貴的 測試費用，而 15 元的器件只能支付最低的測試成本。測試開發的理念。測試理念只一個公司內部測試人員之間關于什么是最優的測試方法的共 同的觀念， 這卻決于他們特殊的要求、 芯片產品的售價， 并受他們以往經驗的影 響。在測試程序開發項目啟動之前， 測試工程師必須全面地上面提到的每一個環 節以決定最佳的解決方案。開發測試程序不是一件簡單的正確或者錯誤的事情， 它是一個在給定的狀況下尋找最佳解決方案的過程。第 3節

10、 測試系統測試系統稱為 ATE ，由電子電路和機械硬件組成，是由同一個主控制器指 揮下的電源、計量儀器、信號發生器、模式（pattern）生成器和其他硬件項目的 集合體，用于模仿被測器件將會在應用中體驗到的操作條件， 以發現不合格的產 品。測試系統硬件由運行一組指令（測試程序）的計算機控制，在測試時提 供合適的電壓、電流、時序和功能狀態給 DUT 并監測 DUT 的響應，對比每次 測試的結果和預先設定的界限，做出 pass或fail的判斷。測試系統的內臟圖 2-1 顯示所有數字測試系統都含有的基本模塊，雖然很多 新的測試系統包含了更多的硬件，但這作為起點，我們還是拿它來介紹。“CPU是系統的控

11、制中心，這里的CPU不同于電腦中的中央處 理器，它由控制測試系統的計算機及數據輸入輸出通道組成。許多新的測試系統提供一個網絡接口用以傳輸測試數據；計算機硬盤和Memory用來存儲本地數據；顯示器及鍵盤提供了測試操作員和系統的接口。Basic Test System ComponentsMenioiy foi PjraHd and ScanTiming, Fornvittmg, Masking and MenwiySpecial Tester OpiwnsCPU 曲h Hrd Disk, Tape Drive, Keyl”伙 IS VideototfnalSystemControllerPowe

12、iCPUSuppliesUPS and Referent e Supplies ffoff VDD, VIL VIH,VOL, VOHExternal InsVumenlInterfaceTestPin Electronics Olivers, Cnpard*Ara, Cunem Loads, etc*Network ini effaceSystemClocks andPMUPrecisionUnitLoad BojrdCirc uits圖2-1.通用測試系統內部結構DC子系統包含有 DPS（ Device Power Supplies器件供電單元）、RVS （Referenee Voltag

13、e Supplies 參考電壓源）、PMU （ Precision Measurement Unit,精密測量單元）。DPS為被測器件的電源管腳提供電壓和電流；RVS為系統內部管腳測試單元的驅動和比較電路提供邏輯0和邏輯1電平提供參考電壓，這些電壓設置包括：VIL、VIH、VOL和VOH。性能稍遜的或者老 一點的測試系統只有有限的RVS，因而同一時間測試程序只能提供少量的輸 入和輸出電平。這里先提及一個概念，“tester pin”，也叫做“tester channe”， 它是一種探針，和Loadboard背面的Pad接觸為被測器件的管腳提供信號。 當測試機的pins共享某一資源，比如RVS，

14、則此資源稱為“Shared Resource。 一些測試系統稱擁有“ per pin”的結構，就是說它們可以為每一個pin獨立地設置輸入及輸出信號的電平和時序。DC子系統還包含 PMU（精密測量單元，Precision Measurement Uni）電 路以進行精確的DC參數測試，一些系統的PMU也是per pin結構，安裝在 測試頭（Test Head中。（PMU我們將在后面進行單獨的講解）每個測試系統都有高速的存儲器稱為“ pattern memory或“ vectormemory”去存儲測試向量（vector 或 pattern）。Test pattern （注：本人駑鈍，一直不知道這

15、個 pattern 的準確翻譯，很多譯者將其直譯為“模式”， 我認為有點欠妥，實際上它就是一個二維的真值表；將“test patter翻譯成“測試向量”吧，那“ vector”又如何區別？呵呵，還想聽聽大家意見） 描繪了器件設計所期望的一系列邏輯功能的輸入輸出的狀態，測試系統從 pattern memory中讀取輸入信號或者叫驅動信號（Drive ）的pattern狀態，通 過tester pin輸送給待測器件的相應管腳；再從器件輸出管腳讀取相應信號的 狀態，與pattern中相應的輸出信號或者叫期望（Expect）信號進行比較。進 行功能測試時，pattern為待測器件提供激勵并監測器件的輸

16、出，如果器件輸 入與期望不相符，則一個功能失效產生了。有兩種類型的測試向量并行 向量和掃描向量，大多數測試系統都支持以上兩種向量。Timing分區存儲有功能測試需要用到的格式、掩蓋（mask）和時序設置 等數據和信息，信號格式（波形）和時間沿標識定義了輸入信號的格式和對 輸出信號進行采樣的時間點。Timing分區從pattern memory那里接收激勵狀 態（“0”或者“ 1”），結合時序及信號格式等信息，生成格式化的數據送 給電路的驅動部分，進而輸送給待測器件。Special Tester Optio ns部分包含一些可配置的特殊功能，如向量生成器、 存儲器測試，或者模擬電路測試所需要的特

17、殊的硬件結構。The Systen Clocks為測試系統提供同步的時鐘信號，這些信號通常運行 在比功能測試要高得多的頻率范圍； 這部分還包括許多測試系統都包含的時 鐘校驗電路。第 4節 PMUPMU （ Precision Measurement Uni，精密測量單元）用于精確的 DC參數測 量，它能驅動電流進入器件而去量測電壓或者為器件加上電壓而去量測產生的電 流。PMU的數量跟測試機的等級有關，低端的測試機往往只有一個PMU，同過共享的方式被測試通道（test channe）逐次使用；中端的則有一組 PMU，通常 為 8 個或 16 個，而一組通道往往也是 8 個或 16個，這樣可以整組

18、逐次使用； 而 高端的測試機則會采用per pin的結構，每個channel配置一個PMU。Precision MeasurementUnit(PMU)FORCEDOSelectCurrent VoltageRangeMEASURE0650 VCurrent VoltageRangeForceiSenseDUTPinDual Limits圖2-2. PMU狀態模擬圖驅動模式和測量模式（Force and Measurement ModeS在ATE中，術語“驅動（Force） ”描述了測試機應用于被測 器件的一定數值的電流或電壓，它的替代詞是 Apply，在半導體測試專業術 語中，Apply和F

19、orce都表述同樣的意思。在對PMU進行編程時，驅動功能可選擇為電壓或電流：如果 選擇了電流，貝U測量模式自動被設置成電壓；反之，如果選擇了電壓，則測 量模式自動被設置成電流。一旦選擇了驅動功能，則相應的數值必須同時被 設置。驅動線路和感知線路（Force and Sense LineS為了提升 PMU 驅動電壓的精確度，常使用 4 條線路的結構： 兩條驅動線路傳輸電流， 另兩條感知線路監測我們感興趣的點 （通常是 DUT ） 的電壓。這緣于歐姆定律，大家知道，任何線路都有電阻，當電流流經線路 會在其兩端產生壓降，這樣我們給到 DUT 端的電壓往往小于我們在程序中 設置的參數。設置兩根獨立的（

20、不輸送電流）感知線路去檢測 DUT 端的電壓， 反饋給電壓源，電壓源再將其與理想值進行比較，并作相應的補償和修正， 以消除電流流經線路產生的偏差。驅動線路和感知線路的連接點被稱作“開 爾文連接點”。量程設置（ Range Settings）PMU 的驅動和測量范圍在編程時必須被選定， 合適的量程設定 將保證測試結果的準確性。需要提醒的是， PMU 的驅動和測量本身就有就 有范圍的限制，驅動的范圍取決于 PMU 的最大驅動能力，如果程序中設定 PMU 輸出 5V 的電壓而 PMU 本身設定為輸出 4V 電壓的話，最終只能輸出 4V的電壓。同理，如果電流測量的量程被設定為1mA，則無論實際電路中電

21、流多大，能測到的讀數不會超過 1mA。值得注意的是， PMU 上無論是驅動的范圍還是測量的量程， 在 連接到 DUT 的時候都不應該再發生變化。這種范圍或量程的變化會引起噪 聲脈沖（浪涌），是一種信號電壓值短時間內的急劇變化產生的瞬間高壓， 類似于ESD的放電，會對DUT造成損害。邊界設置（ Limit Settings ）PMU 有上限和下限這兩個可編程的測量邊界， 它們可以單獨使 用（如某個參數只需要小于或大于某個值）或者一起使用。實際測量值大于 上限或小于下限的器件，均會被系統判為不良品。鉗制設置（ Clamp Settings）大多數 PMU 會被測試程序設置鉗制電壓和電流，鉗制裝置是

22、 在測試期間控制 PMU 輸出電壓與電流的上限以保護測試操作人員、測試硬 件及被測器件的電路。Current Clamp5.0 VFORCERange20.0 nAMEASURERangeWhen forcing 5V and current limit Is 20mA, set I clamp at 25.0mA:When Rl = QuT 20mAWhen Rl 訓g%岬deVREF ；force !| Comparatorsoptional圖 2-5.典型的 Pin Electronics1. 驅動單元( The Driver ) 驅動電路從測試系統的其他相應環節獲取格式化的信號， 稱為

23、 FDATA ， 當FDATA通過驅動電路，從參考電壓源(RVS)獲取的VIL/VIH參考電平被施 加到格式化的數據上。如果 FDATA 命令驅動單元去驅動邏輯 0，則驅動單元會 驅動VIL參考電壓；VIL (Voltage In Low )指施加到DUT的in put管腳仍能被 DUT 內部電路識別為邏輯 0 的最高保證電壓。如果 FDATA 命令驅動單元去驅動邏輯 1，則驅動單元會驅動 VIH 參考 電壓；VIH( Voltage In High )指施加到DUT的in put管腳仍能被DUT內部電路 識別為邏輯 1 的最低保證電壓。F1 場效應管用于隔離驅動電路和待測器件，在進行輸入-輸

24、出切換時充當快速開關角色。當測試通道被程序定義為輸入(In put)，場效應管F1導通， 開關(通常是繼電器)K1閉合，使信號由驅動單元(Driver)輸送至DUT ;當 測試通道被程序定義為輸出(Output)或不關心狀態(do n t care)，F1截止， K1 斷開，則驅動單元上的信號無法傳送到 DUT 上。 F1 只可能處于其中的一種 狀態，這樣就保證了驅動單元和待測器件同時向同一個測試通道送出電壓信號的 I/O 沖突狀態不會出現。2. 電流負載單元( Current Load)電流負載(也叫動態負載)在功能測試時連接到待測器件的輸出端充當 負載的角色， 由程序控制， 提供從測試系統

25、到待測器件的正向電流或從待測器件 到測試系統的負向電流。電流負載提供 IOH( Current Output High)和 IOL( Current Output Low)。 IOH 指當待測器件輸出邏輯 1 時其輸出管腳必須提供的電流總和； IOL 則相反， 指當待測器件輸出邏輯 0 時其輸出管腳必須接納的電流總和。當測試程序設定了 IOH 和 IOL， VREF 電壓就設置了它們的轉換點。轉 換點決定了 IOH 起作用還是 IOL 起作用：當待測器件的輸出電壓高于轉換點時， IOH 提供電流；當待測器件的輸出電壓低于轉換點時， IOL 提供電流。F2和F1 一樣，也是一個場效應管，在輸入-

26、輸出切換時充當高速開關， 并隔離電流負載電路和待測器件。當程序定義測試通道為輸出，則F2導通，允許輸出正向電流或抽取反向電流；當定義測試通道為輸入，則 F2 截止，將負載 電路和待測器件隔離。電流負載在三態測試和開短路測試中也會用到。3. 電壓比較單元( Voltage Receiver)電壓比較器用于功能測試時比較待測器件的輸出電壓和 RVS 提供的參 考電壓。RVS為有效的邏輯1( VOH )和邏輯0( VOL )提供了參考：當器件的 輸出電壓等于或小于 VOL ，則認為它是邏輯 0；當器件的輸出電壓等于或大于 VOH，則認為它是邏輯1;當它大于VOL而小于VOH，則認為它是三態電平或 無

27、效輸出。4. PMU 連接點( PMU Connection)當 PMU 連接到器件管腳， K1 先斷開， 然后 K2 閉合， 用于將 PMU 和Pin Electrics卡的I/O電路隔離開來。5. 高速電流比較單元( High Speed Current Comparator)s 相對于為每個測試通道配置 PMU ，部分測試系統提供了快速測量小電流 的另一種方法，這就是可進行快速漏電流(Leakage)測試的電流比較器，開關 K3控制它與待測器件的連接與否。如果測試系統本身就是Per Pin PMU結構的, 那么這部分就不需要了。6. PPPMU(Per Pin PMU)一些系統提供 Per Pin PMU 的電路結構， 以支持對 DUT 每個管腳同步地 進行電壓或電流測試。與 PMU 一樣，PP