數字邏輯實驗：組合邏輯電路的設計_第1頁
數字邏輯實驗：組合邏輯電路的設計_第2頁
數字邏輯實驗：組合邏輯電路的設計_第3頁
數字邏輯實驗：組合邏輯電路的設計_第4頁
數字邏輯實驗：組合邏輯電路的設計_第5頁
免費預覽已結束，剩余1頁可下載查看

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、- S+1* Co+實驗目的1. 掌握組合邏輯電路的功能測試。2. 驗證半加器和全加器的邏輯功能。3. 學會二進制的運算規律。實驗器材二輸入四“與非”門組件 3片，型號74SL00二輸入四“異或”門組件 1片，型號74SL86六門反向器門組件1片，型號74SL04二輸入四“與”門組件 1片，型號74SL08實驗內容A: 位全加/全減法器的實現電路做加法還是做減法是由 M決定的。當M=0時做加法運算，輸入信號 A、B和Cin分別為加數、被加數和低位來的進位，S為和數，Co為向上位的進位；當 M=1時做減法運算，輸入信號 A B和Cin分別為減數、被減數和低位來的借位，S為差，Co為向上位的借位。

2、2I加*_位加佩法器“C i n+-0心kB:舍入與檢測電路設計用所給定的集成電路組件設計一個多輸岀邏輯電路，該電路的輸入為 出信號，F2為奇偶檢測輸出信號。當電路檢測到輸入的代碼大于或等于8421碼，F1為“四舍五入”輸(5)10時，電路的輸出F1=1;其他情況F仁0。當輸入代碼中含1的個數為奇數時，電路的輸出F2=1 ;其他情況F2=0。04舍入與檢狽趙路4嘰rit實驗前準備 內容A: 位全加/全減法器的實現 根據全加全減器功能，可得到輸入輸岀表如下:輯入4輸出4fjpCiE1BSC=O *瘋IE”S*3CoQCo#3卿aVDPw2OP再1wDPw沖的Ww2時2A52IP1*g丹倂1VIP

3、22 由以上做出相應的卡諾圖: ACln MpggIOOgV0V02gVVUpV8OpgOpOpCo卡諾圖心 A M Voo0112IOgg3OpC1pVOp12VV310p0VIp化簡卡諾圖可得表達式：CoBV ) - C(M A)于是可得其邏輯電路圖:Qin*-1MvSAAr內容B:舍入與檢測電路設計根據舍入與檢測電路功能，可得到輸入輸岀表如下:B4*3時Fi-F卻23Op0心0*0*33222g20心22Op31+J0心21衛2220心2Op0扶3222222223Ip0祕2g0心】心2R22122Op0心*21丿0小0心2Ip2卜O0疔220衛IpIp222220疔g2o2*22220初2221心22由上做出相應的卡諾圖:F2卡諾圖儀F1=B8 B4B2 MB1 ” F2-BbB4B2Bi 于是可得其邏輯電路圖:實驗步驟1. 按要求預先設計好邏輯電路圖;2. 按照所設計的電路圖接線；3. 接線后撥動開關，觀察結果并記錄。實驗體會本次是第一次實驗，主要了解了實驗平臺，同時需要我們將自己設計好的電路，用實驗臺上的芯

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論