微電子概論（第3版）課件4-4-3CMOS集成器件與電路設計-CMOS集成電路版圖設計實例_第1頁
微電子概論（第3版）課件4-4-3CMOS集成器件與電路設計-CMOS集成電路版圖設計實例_第2頁
微電子概論（第3版）課件4-4-3CMOS集成器件與電路設計-CMOS集成電路版圖設計實例_第3頁
微電子概論（第3版）課件4-4-3CMOS集成器件與電路設計-CMOS集成電路版圖設計實例_第4頁
微電子概論（第3版）課件4-4-3CMOS集成器件與電路設計-CMOS集成電路版圖設計實例_第5頁
已閱讀5頁，還剩3頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

IntroductiontoMicroelectronicsThirdEdition《微電子概論》（第3版）郝躍賈新章史江一4.4.1硅柵CMOS器件4.4CMOS集成器件與電路設計4.4.2CMOS電路中的寄生效應目錄4.4.3CMOS集成電路版圖設計實例1.單元電路版圖設計步驟依據面對的應用場景確定最小單元電路邏輯組成，通常為基礎的邏輯門：非門（反相器），與非門、或非門、與門、或門、異或門、同或門、全加器、半加器、選擇器、鎖存器、觸發器等（1）確定最小單元電路1.單元電路版圖設計步驟依據目標性能確定最小單元電路扇入數量：2輸入、3輸入……與非門/或非門/與門/或門；2輸入、3輸入異或門/同或門；1位、4位全加器，2選1、4選1、8選1……選擇器等（1）確定最小單元電路確定個單元電路驅動能力分布：1X，2X，4X，8X…1.單元電路版圖設計步驟基準圖形尺寸主要考慮工藝能力限制和電學特性限制工藝能力限制考慮光刻精度、擴散分布等電學特性考慮擊穿電壓、電流密度、寄生效應、應用目標（ULL、LP、HP）（2）確定基準圖形尺寸（3）繪制版圖布局、布線草圖（歐拉圖）（4）依據尺寸比例繪制單元版圖（5）按照設計規則檢查版圖2.設計實例（1）2輸入或非門由PMOS管構成的上拉網絡串聯由NMOS管構成的下拉網絡并聯保障最差出入組合驅動能力性能最差輸入條件：兩個輸入從1跳變為0，令μn/μp=2，則Wp=4Wn2.設計實例（2）2輸入與非門由PMOS管構成的上拉網絡并聯由NMOS管構成的下拉網絡串聯保障最差出入組合驅動能力性能最差輸入條件為兩個輸入從0跳變為1，令μn/μp

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論