第四章組合邏輯電路4.1概述一、組合邏輯電路的特點從功能上從電路結(jié)構(gòu)上任意時刻的輸出僅取決于該時刻的輸入不含記憶（存儲）元件輸出與輸入間無反饋延遲回路二、邏輯功能的描述組合邏輯電路組合邏輯電路的框圖一、邏輯抽象分析因果關(guān)系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出真值表二、寫出函數(shù)式三、選定器件類型四、根據(jù)所選器件：對邏輯式化簡（用門） 變換（用MSI） 或進行相應(yīng)的描述（PLD）五、畫出邏輯電路圖，或下載到PLD

六、工藝設(shè)計4.2.2組合邏輯電路的設(shè)計方法設(shè)計舉例：設(shè)計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路如果信號燈出現(xiàn)故障，Z為1RAGZ設(shè)計舉例：1.抽象輸入變量:

紅（R）、黃（A）、綠（G）輸出變量：故障信號（Z）2.寫出邏輯表達式輸入變量輸出RAGZ00010010010001111000101111011111設(shè)計舉例：3.選用小規(guī)模SSI器件4.化簡5.畫出邏輯圖4.3若干常用組合邏輯電路4.3.1編碼器編碼：將輸入的每個高/低電平信號變成一個對應(yīng)的二進制代碼普通編碼器優(yōu)先編碼器一、普通編碼器特點：任何時刻只允許輸入一個編碼信號。例：3位二進制普通編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用無關(guān)項化簡，得：二、優(yōu)先編碼器特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個進行編碼。例：8線-3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高…I0優(yōu)先權(quán)最低）輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000低電平實例：

74HC148選通信號選通信號附

加

輸

出

信

號為0時，電路工作無編碼輸入為0時，電路工作有編碼輸入輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)附加輸出信號的狀態(tài)及含意控制端擴展功能舉例：例： 用兩片8線-3線優(yōu)先編碼器

16線-4線優(yōu)先編碼器其中，的優(yōu)先權(quán)最高···狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)第一片為高優(yōu)先權(quán)只有(1)無編碼輸入時，(2)才允許工作第(1)片時表示對的編碼低3位輸出應(yīng)是兩片的輸出的“或”三、二-十進制優(yōu)先編碼器將編成0110~1110

的優(yōu)先權(quán)最高，

最低輸入的低電平信號變成一個對應(yīng)的十進制的編碼

參考P173圖4.3.5常用集成編碼器1、74HC1482、74LS147二—十進制優(yōu)先編碼器0編碼有效輸出8421BCD反碼10線—4線（實為9線—4線）沒有I0

端:當I9-I1全為1時，輸出0000的反碼11118線—3線優(yōu)先編碼器0編碼有效輸出3位二進制反碼74HC148I7I6I5I4I3I2I1I0YEXY2Y1Y0YSS74LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y34.3.2譯碼器譯碼：將每個輸入的二進制代碼譯成對應(yīng)的輸出高、低電平信號。常用的有：二進制譯碼器，二-十進制譯碼器，顯示譯碼器等一、二進制譯碼器例：3線—8線譯碼器輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表邏輯表達式：用電路進行實現(xiàn)用二極管與門陣列組成的3線－8線譯碼器

用二極管與門陣列構(gòu)成的譯碼器雖然比較簡單，但也存在兩個嚴重的缺點。其一是電路的輸出電阻較低而輸出電阻較高，其二是輸出的高、低電平信號發(fā)生偏移（偏移輸入信號的高、低電平）。因此，通常只在一些大規(guī)模集成電路內(nèi)部采用這種結(jié)構(gòu)，而在中規(guī)模集成電路譯碼器中多采用三極管集成門電路結(jié)構(gòu)。集成譯碼器實例：74HC138低電平輸出附加控制端

當S1=1,S’2+S’3=0時，GS輸出為高電平（S=1），譯碼器處于工作狀態(tài)；

否則，譯碼器處于禁止工作，所有的輸出端被封鎖在高電平；

這3個控制端也稱為“片選”輸入端，利用片選的作用可以將多片連接起來以擴展譯碼器的功能。74HC138的功能表：輸入輸出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111利用附加控制端進行擴展例：用74HC138（3線—8線譯碼器）

4線—16線譯碼器D3=1D3=0數(shù)據(jù)分配器帶控制輸入端的譯碼器又是一個完整的數(shù)據(jù)分配器。如74HC138所示電路中如果將S1作為“數(shù)據(jù)”輸入端（同時令S’2=S’3=0），而將A2A1A0作為“地址”輸入端，則從S1送來的數(shù)據(jù)只能通過由A2A1A0所指定的一根輸出線送出去。S1的數(shù)據(jù)以反碼的形式從相應(yīng)的輸出端輸出，而不會被送到其他任何一個輸出端上。例：利用2-4線譯碼器分時將采樣數(shù)據(jù)送入計算機。2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線000全為1工作原理：（以A0A1=00為例）數(shù)據(jù)2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線脫離總線二、二—十進制譯碼器將輸入BCD碼的10個代碼譯成10個高、低電平的輸出信號

BCD碼以外的偽碼，輸出均無低電平信號產(chǎn)生例：74HC42這個電路結(jié)構(gòu)具有拒絕偽碼的功能。二-十進制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用人們習慣的十進制顯示出來，這就要用到顯示譯碼器。三、顯示譯碼器1.七段字符顯示器半導(dǎo)體數(shù)碼管BS201Aabcdefg等效電路：共陽極，需0驅(qū)動共陰極，需1驅(qū)動+Uabcdefgabcdefgb=c=f=g=1，a=d=e=0時c=d=e=f=g=1，a=b=0時共陰極2.BCD七段字符顯示譯碼器 （代碼轉(zhuǎn)換器）7448輸入輸出數(shù)字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000真值表卡諾圖BCD－七段顯示譯碼器7448的邏輯圖7448的附加控制信號：（1）燈測試輸入當時，Ya~Yg全部置為17448的附加控制信號：（2）滅零輸入當時，時，則滅燈7448的附加控制信號：（3）滅燈輸入/滅零輸出輸入信號，稱滅燈輸入控制端：無論輸入狀態(tài)是什么，數(shù)碼管熄滅輸出信號，稱滅零輸出端：只有當輸入，且滅零輸入信號時，才給出低電平因此表示譯碼器將本來應(yīng)該顯示的零熄滅了

7448驅(qū)動BS201A半導(dǎo)體數(shù)碼管的連接方法

參見P186圖4.3.18例：利用和的配合，實現(xiàn)多位顯示系統(tǒng)的滅零控制整數(shù)部分：最高位是0，而且滅掉以后，輸出作為次高位的輸入信號小數(shù)部分：最低位是0，而且滅掉以后，輸出作為次低位的輸入信號四、用譯碼器設(shè)計組合邏輯電路1.基本原理(譯碼器又稱為最小項譯碼器)

3位二進制譯碼器給出3變量的全部最小項;

。。。

n位二進制譯碼器給出n變量的全部最小項;

任意函數(shù) 將n位二進制譯碼輸出的最小項組合起來，可獲得任何形式的輸入變量不大于n的組合函數(shù)2.舉例例：利用74HC138設(shè)計一個多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：4.3.3數(shù)據(jù)選擇器一、工作原理從一組數(shù)據(jù)中選擇一路信號進行傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器。A0A1D3D2D1D0W控制信號輸入信號輸出信號

數(shù)據(jù)選擇器類似一個多投開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。雙4選1數(shù)據(jù)選擇器74HC153S’1和S’2是附加控制端，用于控制電路工作狀態(tài)和擴展功能A1A0Y11XX0000D10001D11010D12011D13例：“雙四選一”，74HC153

分析其中的一個“四選一”例：用兩個“四選一”接成“八選一”（74HC151）“四選一”只有2位地址輸入，從四個輸入中選中一個“八選一”的八個數(shù)據(jù)需要3位地址代碼指定其中任何一個二、用數(shù)據(jù)選擇器設(shè)計組合電路1.基本原理

（D0~D3取原變量、反變量、0和1） 具有n位地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式的輸入變量不大于n+1的組合函數(shù)例如：4.3.4加法器一、1位加法器1.半加器，不考慮來自低位的進位，將兩個1位的二進制數(shù)相加輸入輸出ABSCO00000110101011012.全加器：將兩個1位二進制數(shù)及來自低位的進位相加

輸入輸出ABCISCO000000011001010011011001010101110011111174LS18374LS183二、多位加法器串行進位加法器優(yōu)點：簡單缺點：慢2.超前進位加法器基本原理：加到第i位的進位輸入信號是兩個加數(shù)第i位以前各位（0~i-1）的函數(shù)，可在相加前由A,B兩數(shù)確定。優(yōu)點：快，每1位的和及最后的進位基本同時產(chǎn)生。缺點：電路復(fù)雜。74LS283三、用加法器設(shè)計組合電路基本原理：若能生成函數(shù)可變換成輸入變量與輸入變量相加若能生成函數(shù)可變換成輸入變量與常量相加例：將BCD的8421碼轉(zhuǎn)換為余3碼輸入輸出DCBAY3Y2Y1Y0000000110001010000100101001101100100011101011000011010010111101010001011100111004.3.5數(shù)值比較器用來比較兩個二進制數(shù)的數(shù)值大小一、1位數(shù)值比較器A,B比較有三種可能結(jié)果二、多位數(shù)值比較器原理：從高位比起，只有高位相等，才比較下一位。例如：2.集成電路74LS85實現(xiàn)4位二進制數(shù)的比較

參見教材P199圖4.3.323.比較兩個8位二進制數(shù)的大小例：用比較器構(gòu)成8421BCD碼表示的一位十進制數(shù)四舍五入電路。解:A3～A0：8421BCD碼B3～B0：0100（十進制數(shù)4）A＞B輸出端用于判別010比較器的應(yīng)用4.4組合邏輯電路中的競爭-冒險現(xiàn)象4.4.1競爭-冒險現(xiàn)象及成因一、什么是“競爭”兩個輸入“同時向相反的邏輯電平變化”，稱存在“競爭”