計算機專業(yè)基礎(chǔ)綜合（計算機組成原

理）模擬試卷16

一、單選題（本題共7題，每題1.0分，共7分。）

1、指令流水線中，不同的指令在指令流水的不同功能段中可以（）。

A、順序

B、選擇

C、循環(huán)

D、并行

標(biāo)準(zhǔn)答案：D

知識點解析：在指令流水線中，不同的指令在不同功能段中可以并行。

2、下列說法中，正確的是（）。

A、水平型微指令的執(zhí)行速度要慢于垂直型微指令

B、水平型微指令的長度要短于垂直型微指令

C、水平型微指令的編碼空間利用率高

D、垂直型微指令中包含微操作碼字段

標(biāo)準(zhǔn)答案：D

知識點解析：此題考查的知識點包括：水平型微指令的執(zhí)行速度要快于垂直型微指

令，水平型微指令的長度要長于垂直型微指令，水平型微指令的編碼空間利用率較

低，垂直型微指令的格式與普通機器指令的格式相仿。

3、卜列特征中，不屬于有利于實現(xiàn)指令流水線的是（）。

A、指令字等長

B、Load/Store指令風(fēng)珞

C、尋址方式靈活多樣

D、指令格式規(guī)整統(tǒng)一

標(biāo)準(zhǔn)答案：C

知識點解析：有利于實現(xiàn)流水線的指令特征是指令字等長、Load/Slore指令風(fēng)格

（隱含尋址方式簡單）、指令格式規(guī)整統(tǒng)一、數(shù)據(jù)和指令在存儲器中“對齊”存放c

4、下列關(guān)于動態(tài)流水線和超標(biāo)量處理器的說法中，錯誤的是（）。

A、超標(biāo)量處理器中一定有多個不同的指令執(zhí)行單元

B、動態(tài)流水線執(zhí)行指令的順序不一定是輸入指令的順序

C、超標(biāo)量處理器不一定都采用動態(tài)流水線

D、超標(biāo)量技術(shù)是指采用更多流水段個數(shù)的流水線技術(shù)

標(biāo)準(zhǔn)答案：D

知識點解析：超標(biāo)量技術(shù)是采用更多指令執(zhí)行部件來構(gòu)成多條流水線的技術(shù)。

5、指令流水中不同功能段的執(zhí)行時間最好（）。

A、相等

B、不等

C、為零

D、與指令周期一致

標(biāo)準(zhǔn)答案：A

知識點解析：不同功能段的時間相同可以提高流水線的效率。

6、下列說法中正確的是（）。

A、指令流水線可以縮短一條指令的執(zhí)行時間

B、實現(xiàn)指令流水線并不需要增加額外的硬件

C、指令流水線可以提高指令執(zhí)行的吞吐率

D、理想情況下，每個時鐘內(nèi)都有一條指令在指令流水線中完成

標(biāo)準(zhǔn)答案：C

知識點解析：指令流水線將延長一條指令的執(zhí)行時間。一個主要原因就是盡管各個

流水段處理指令的時間并不相同，但是只能取最長的時間作為流水線的工作周期；

實現(xiàn)指令流水線需要增加額外的硬件，至少在流水段之間增加鎖存器。這也是指令

流水線將延長一條指令的一執(zhí)行時間的重要原因；指令流水線可以提高指令執(zhí)行的

吞吐率；指令流水線存在一個建立時間，即第一條指令進入流水線到它流出的時間

間隔。即便是理想情況下，在第一條指令流出之前，指令流水線在每個時鐘內(nèi)都沒

有完成任何一條指令。

7、以下有關(guān)流水線相關(guān)的敘述中，正確的是（）。

A、所有數(shù)據(jù)相關(guān)都能通過轉(zhuǎn)發(fā)得到解決

B、可以通過調(diào)整指令順序和插入nop指令消除所有的數(shù)據(jù)相關(guān)

C、五段流水線中Load-Use數(shù)據(jù)相關(guān)不會引起一個時鐘周期的阻塞

D、一條分支指令與緊隨其后的一條ALU運算指令肯定會發(fā)生數(shù)據(jù)相關(guān)

標(biāo)準(zhǔn)答案：B

知識點解析：相鄰兩條ALU運算指令之間，相隔一條的兩條ALU運算指令之間

和相隔一條的Load指令與ALU運算指令之間的數(shù)據(jù)冒險能通過轉(zhuǎn)發(fā)解決。單純

依靠“插入nop指令”就能消除所有數(shù)據(jù)相關(guān)，但是這樣做效率太低。如果通過調(diào)整

指令順序，再加上插入nop指令，則能提高流水線的效率。Load—Use數(shù)據(jù)相關(guān)是

由于Load指令的目的寄存器等于后一條指令的源寄存器而導(dǎo)致的。對于五段流水

線（取指、譯碼、執(zhí)行、訪存、寫回），Load指令在最后一段寫入目的寄存器，而后

繼指令在第三段讀寄存器源，所以Load-Use數(shù)據(jù)相關(guān)至少要引起一個時鐘周期的

阻塞。通常，分支指令并不改變?nèi)魏渭拇嫫鞯闹担耘c緊隨其后的ALU運算指

令根本不會發(fā)生數(shù)據(jù)相關(guān)。

二、綜合應(yīng)用題(本題共21題，每題1.0分，共21

分。)

8、下圖所示的處理機邏輯框圖中，有兩條獨立的總線和兩個獨立的存儲器。已知

指令存儲器IM最大容量為16384字(字長18位)，數(shù)據(jù)存儲器DM最大容量是65

536字(字長16位)。各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令，但圖中未

BUS,

標(biāo)出。BUS,設(shè)處理機格式

171090

為：I—一？——1——XI加法指令可寫為“ADDX(R|)”。

其功能是(ACo)+((Ri)+X)-AC|,其中((Ri)+X)部分通過尋址方式指向數(shù)據(jù)存儲器，

現(xiàn)取Ri為R1。試畫出ADD指令從取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基

本操作步驟和相應(yīng)的微操作控制信號。

標(biāo)準(zhǔn)答案：加法指令“ADDX(Ri)”是一條隱含指令，其中一個操作數(shù)來自AG),另

?個操作數(shù)在數(shù)據(jù)存儲器中，地址由通用寄存器的內(nèi)容(R。加上指令格式中的X量

值決定，可認為這是一種變址尋址。因此，指令周期的操作流程圖如下圖所示。相

應(yīng)的微操作控制信號列在框圖外。

流程圖內(nèi)容為：

[AR1a(PJ1AR,PC"AR.J

(IM—IDR,讀1M/DR.)

讀IM,ID，

(IDR->IR,IDR,ul,IRJ

(R+IR(X)-AC,)

ID%%,

(Ri”.?Xp,?A(；IM)

(ACLDARUDARQ

(DM,DDR..)

R*o?'X0rt.+ACb(ACo+DDR-AC1,ACj(BUS,)+DDR_,(BUS2),AC?)

A-,DA%

讀DM,DDR.

ACUBUS.V

DDR^BUS^AG

知識點解析：暫無解析

9、如圖所示，某計算機的內(nèi)部數(shù)據(jù)通路如下：完成如下要求:

(1)數(shù)據(jù)指令STA

R|，(R2)，其指令的功能是將寄存器R］的內(nèi)容傳送至(R2)中存儲的內(nèi)存地址所代表

的存儲單元中。請畫出奉令周期流程圖。(2)標(biāo)出各微操作信號序列。

取指

Rz-ARR2O.G.AR,

執(zhí)

行3-DR|R^G,DR,

指

令

—

DR-M|R/W-0（寫）

-

標(biāo)準(zhǔn)答案：見流程圖。T

知識點解析：暫無解析

下圖為某計算機主機示意圖，各部分之間的連線表示數(shù)據(jù)通路，數(shù)據(jù)傳送方向如箭

10、給出圖中寄存器A、B、C、D的名稱。

標(biāo)準(zhǔn)答案：A為主存數(shù)據(jù)寄存器MDR,B為主存地址寄存器MAR,C為指令寄存

器IR，D為程序計數(shù)器PC。

知識點解析：暫無解析

11、簡述取指令的數(shù)據(jù)通路。

標(biāo)準(zhǔn)答案：取指令的數(shù)據(jù)通路為：D-B-M-A-C。

知識點解析：暫無解析

12、簡述取數(shù)指令LOADX的數(shù)據(jù)通路(完成功能(X)—AC,其中x為主存地址,

由指令的地址碼字段給出)。

標(biāo)準(zhǔn)答案：取數(shù)指令LOADX的功能是將指令地址碼字段指出的主存單元的內(nèi)容

讀到累加器AC中。由于該機中數(shù)據(jù)寄存器：MAR與AC無直接通路，故由圖可

知，需要經(jīng)過ALU來實現(xiàn)數(shù)據(jù)傳送。取指階段的數(shù)據(jù)通路同(I),執(zhí)行階段的數(shù)據(jù)

通路為：C(或A)一B一M一A—ALU—AC。

知識點解析：暫無解析

13、簡述存數(shù)指令STOREX的數(shù)據(jù)通路(完成功能［A01X,其中x為主存地址,

由指令的地址碼字段給出)。

標(biāo)準(zhǔn)答案：存數(shù)指令STOREX的數(shù)據(jù)通路取指階段同(2),執(zhí)行階段為：C(或

A)->B->MAJA—M

知識點解析：暫無解析

14、簡述加法指令A(yù)DDX的數(shù)據(jù)通路(完成功能(X)+(AC)-AC,其中X為主存地

址，由指令的地址碼字段給出)。

標(biāo)準(zhǔn)答案：加法指令A(yù)DDX的數(shù)據(jù)通路取指階段同(2),執(zhí)行階段為：C(或

A)一B—M一A—ALU-AC：AC

知識點解析：暫無解析

某模型機的數(shù)據(jù)通路結(jié)為如下圖所示。

用寄存器傳送

語句(如PC-MAR),擬出下列指令從讀取到執(zhí)行的完整流程。

15、數(shù)據(jù)傳送指令MOVX(Ro),Y(Ri),源和目的操作數(shù)地址均采用變址尋址，第

1個參數(shù)x為源操作數(shù)的形式地址，第2個參數(shù)為目的操作數(shù)的形式地址，分別位

于指令的第2個和第3個存儲字。

標(biāo)準(zhǔn)答案：MOVX(Ro),Y(R|)指令執(zhí)行流程中的前3步是完成取指令都有的公操

作；接下來的5步是去主存中取源操作數(shù)，把取出的數(shù)放在暫存器C中；然后的4

步是形成目的操作數(shù)地址i最后2步完成傳送操作。(l)PC-MAR,Read；取指令

⑵MTMDRTIR(3)PC-1TPC(4)PC—MAR,Read；取源操作數(shù)形式地址

(5)MTMDRTC(6)PC4+1TPC(7)C+RO-MAR,Read；形成源操作數(shù)有效地址，

并取源操作數(shù)(8)M->MDR—C；源操作數(shù)暫存C中(9)PC-MAR,Read；取目的

操作數(shù)形式地址(10)MTMDR—D(11)PC+1-PC(12)D+RI-MAR；形成目的操

作數(shù)有效地址（13）C-MDR；將源操作數(shù)送存儲器數(shù)據(jù)寄存器（14）MDR-M,

Write；將源操作數(shù)寫入目的有效地址中

知識點解析：暫無解析

16、數(shù)據(jù)求反指令COM一—（Ro）,采用自減型寄存器間接尋址，結(jié)果送回自減后

的地址單元。

標(biāo)準(zhǔn)答案：COM一一（Ro）指令執(zhí)行流程中的前3步是取指令操作；接下來的2步

是去主存中取源操作數(shù)，把取出的數(shù)放在暫存器D中；然后將D的內(nèi)容取反，寫

入目的地址中。①PC-MAR,Read；取指令②M->MDR-*IR③PC+l—PC

④Ro—1—R（）,Ro-1->MAR,Read；修改R（）的內(nèi)容（源和目的操作數(shù)地址）

⑤M—MDR—D；取出源操作數(shù)⑥D(zhuǎn)—MDR；將源操作數(shù)取反⑦）MDR—M,

Write；寫入目的地址中

知識點解析：暫無解析

某計算機有如下部件：ALU,移位器，主存M,主存數(shù)據(jù)寄存器MDR,主存地址

寄存器MAR,指令寄存器IR,通用寄存器Ro?R1，暫存器C和D。

17、請將各邏輯部件組成一個數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。

標(biāo)準(zhǔn)答案：各功能部件連接成如下圖所示數(shù)據(jù)通路：

知識點解析：暫無解析

18、畫出“ADDRi，3）+”指令的指令周期流程圖，指令功能是（RI）+（（R2））-RI。

MBR|

移位aEK1I11

EI&I

I&I

口|MAR

標(biāo)準(zhǔn)答案：此指令為RS型指令，一個操作數(shù)在R］中，另一個操作數(shù)在R2為地址

的內(nèi)存單元中，相加結(jié)果放在Ri中。送當(dāng)前指令地址到MAR,取當(dāng)前指令到

IR,PC+1,為取下條指令做好準(zhǔn)備。提示：①取R］操作數(shù)-C暫存器。②送地

址到MAR。③取出內(nèi)存單元中的操作數(shù)-D暫存器。④相加后將和數(shù)一Ri。

知識點解析：暫無解析

下圖是一個簡化的CPU與主存連接結(jié)構(gòu)示意圖(圖中省略了所有多路選擇器)。其

中有一個累加寄存器AC、一個狀態(tài)寄存器和其他四個寄存器(主存地址寄存器

MAR、主存數(shù)據(jù)寄存器MDR、程序計數(shù)器PC和指令寄存器IR),各部件及其之

間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。

-------要求：

19、寫出圖中a、b、c、d四個寄存器的名稱。

標(biāo)準(zhǔn)答案：b單向連接微控制器，由微控制器的作用不難得知b是指令寄存器

(IR)；a和c直接連接主存，只可能是MDR和MAR,c到主存是單向連接，a和主

存雙向連接，根據(jù)指令執(zhí)行的特點，MAR只單向給主存?zhèn)魉偷刂罚鳰DR既存

放從主存中取出的數(shù)據(jù)又要存放將要寫入主存的數(shù)據(jù)，因此c為主存地址寄存器

(MAR),a為主存數(shù)據(jù)寄存器(MDR)。d具有自動加1的功能，且單向連接MAR,

不難得出為程序計數(shù)器(PC)。因此，a為MDR,b為IR,c為MAR,d為PC。

知識點解析：暫無解析

20、簡述圖中指令從主存取到控制器的過程。

標(biāo)準(zhǔn)答案：先從程序計數(shù)器(PC)中取出指令地址，將指令地址送入主存地址寄存器

(MAR),在相關(guān)的控制下從主存中取出指令送至主存數(shù)據(jù)寄存器(MDR),然后將

MDR中的指令送至指令寄存器(IR),最后流向微控制器，供微控制器分析并執(zhí)行

指令。因此，取指令的數(shù)據(jù)通路為：PC—MAR,M(MAR)TMDRTIR—控制器。

知識點解析：暫無解析

21、說明數(shù)據(jù)從主存取出、運算、寫回主存所經(jīng)過的數(shù)據(jù)通路(假定數(shù)據(jù)地址已在

MAR中)。

標(biāo)準(zhǔn)答案：與(2)的分析類似，根據(jù)MAR中的地址去主存取數(shù)據(jù)，將取出的數(shù)據(jù)送

至主存數(shù)據(jù)寄存器(MDR),然后將MDR中的數(shù)據(jù)送至ALU進行運算，運算的結(jié)

果送至累加器(AC),運算結(jié)束后將AC中的結(jié)果送至MDR,最后將MDR中的數(shù)

據(jù)寫入主存。因此，從主存取出、運算和寫回主存所經(jīng)過的數(shù)據(jù)通路為：

MAR—M,M(MAR)一MDR—ALU,ALU-AC,AC—MDR-M(MAR)。

知識點解析：暫無解析

22、某指令流水線分為五級，分別完成取址(IF)、譯碼并取數(shù)(ID)、執(zhí)行(EX)、訪

存(MEM)、寫結(jié)果(WR)。設(shè)完成各階段操作的時間依次為：90ns,60ns,70ns,

100ns,50nso試問：流水線的時鐘周期應(yīng)取何值?若第一條和第二條指令發(fā)生數(shù)

據(jù)相關(guān)，第二條指令需承遲多少時間才能不發(fā)生錯誤?若相鄰兩條指令發(fā)生數(shù)據(jù)相

關(guān)，而不推遲第二條指令的執(zhí)行可采取什么措施？

標(biāo)準(zhǔn)答案：流水線的時鐘周期應(yīng)取其中最長的時間段，即100ns。第二條指令需

推遲300ns(即等待上一條指令完成EX、MEM、WR三個周期后才能開始ID,才

能不發(fā)生錯誤。若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)而不推遲第二條指令的執(zhí)行，可采取

的措施是在訪存與執(zhí)行之間設(shè)置相關(guān)專用通路。

知識點解析：暫無解析

23、如果在一個CPU周期中要產(chǎn)生3個脈沖Ti=200ns,T2=400ns,T3=200ns,

試畫出時序產(chǎn)生器邏輯圖。

標(biāo)準(zhǔn)答案：節(jié)拍脈沖T|、T2、T3的寬度實際等于時鐘脈沖的周期或是它的倍數(shù)，

此時Ti=T2=200ns,T3=400ns,所以主脈沖源的頻率應(yīng)為f=l/「=5MHz,為了

消除節(jié)拍脈沖上的毛刺，環(huán)型脈沖發(fā)生.器采用移位寄存器形式。下圖畫出了題目要

求的邏輯電路圖和時序信號關(guān)系。根據(jù)關(guān)系，節(jié)拍脈沖T］、T2、T5的邏輯表達式

如卜.：T尸C]XC2，T2=C2，Ts=Ci

七八I

7n

200a

400m

4I]200mJ

CPUMW

知識點解析;暫無解析

今有4級流水線分別完成取值、指令譯碼并取數(shù)、運算、送結(jié)果四步操作，現(xiàn)假設(shè)

完成各步操作的時間依次為100ns,100ns,80ns,50ns。請回答下列問題：

24、流水線的操作周期應(yīng)設(shè)計為多少？

標(biāo)準(zhǔn)答案：流水線的操任時鐘周期I按四步操作中最長時間來考慮，所以1=109

知識點解析：暫無解析

25、若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上小采取措施，那么第二條指令要

推遲多少時間進行？

標(biāo)準(zhǔn)答案：兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突情況：ADDRi，R2,R3；R2+R3-Ri

SUBR4,R],R5;Ri—R5一R4兩條指令在流水線中執(zhí)行情況如下表所示。

1234567

ADDIFIDEXWB

SUB,F2E