匯編考試第4章 組合邏輯電路_第1頁
匯編考試第4章 組合邏輯電路_第2頁
匯編考試第4章 組合邏輯電路_第3頁
匯編考試第4章 組合邏輯電路_第4頁
匯編考試第4章 組合邏輯電路_第5頁
已閱讀5頁,還剩54頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

第4章組合邏輯電路§4.1

概述邏輯電路按其功能的不同可分為兩大類,一類稱為組合邏輯電路,一類稱為時序邏輯電路。本章介紹組合邏輯電路。1.邏輯功能的特點所謂組合邏輯電路,是指該電路在任一時刻輸出信號的穩態值,僅取決于該時刻的輸入信號,而與此信號輸入前電路所處的狀態無關。組合電路不具有記憶功能。2/19/20251北京理工大學信息科學學院輸入信號A、B、C。

輸出信號Y。

2/19/20252北京理工大學信息科學學院2.電路結構的特點n個輸入變量X1,X2,……,Xn。m個輸出變量(函數)Y1,Y2,……,Ym

。n變量的邏輯函數最多有:2/19/20253北京理工大學信息科學學院§4.2常用數字集成組合邏輯電路4.2.1

編碼器用二進制代碼表示特定信息的過程稱為編碼。實現編碼的電路叫編碼器。

1.二進制編碼器二進制編碼器的輸入是n個表示數字、字符或算符的信息,即表征這些信息的高、低電平,輸出則是m位相應的二進制代碼。所以應有:n≤2m。常用組合邏輯電路都屬于中規模集成電路,對中規模電路的要求重點是掌握它們的功能表。2/19/20254北京理工大學信息科學學院4-2線編碼器4個輸入端,2個輸出端。

輸入信號X3、X2、X1、X0高有效。

輸出信號Y2、Y1高有效。

輸入信號X3、X2、X1、X0在任何時刻都只能有一個有效。

2/19/20255北京理工大學信息科學學院4-2線編碼器這還不是真正意義上的真值表畫出Y2、Y1的K圖如下:

2/19/20256北京理工大學信息科學學院無輸入信號X0。

在輸入信號X3、X2、X1均無效時X0有效。

2/19/20257北京理工大學信息科學學院2.8421BCD碼編碼器把0、1、2、3、4、5、6、7、8、9看成邏輯變量。

2/19/20258北京理工大學信息科學學院無0輸入信號。

輸入邏輯變量0、1、2、3、4、5、6、7、8、9低電平有效。

在輸入信號1、2、3、4、5、6、7、8、9均無效時0有效。

2/19/20259北京理工大學信息科學學院3.優先碼編碼器優先編碼器允許多個輸入信號同時有效,但它只對優先級最高的有效輸入信號編碼,對級別較低的有效輸入信號則不予理睬。

2/19/202510北京理工大學信息科學學院ST為選通信號,低電平有效。ST=0,允許74LS148工作,ST=1,不允許74LS148工作。2/19/202511北京理工大學信息科學學院I0~I7為輸入信號,低電平有效。I7

優先級最高,I0優先級最低。2/19/202512北京理工大學信息科學學院Y2~Y0為輸出信號,低電平有效。Y2為最高有效位,Y0為最低有效位。2/19/202513北京理工大學信息科學學院2/19/202514北京理工大學信息科學學院運用反演定律:2/19/202515北京理工大學信息科學學院2/19/202516北京理工大學信息科學學院YEX指示本級有“有效輸入信號”且本級處于工作狀態時的輸出信號,低電平有效。2/19/202517北京理工大學信息科學學院YS指示本級無“有效輸入信號”且本級處于工作狀態時的輸出信號,低電平有效。YS是允許下一級編碼器工作的輸出信號,通常接下一級編碼器的ST信號。2/19/202518北京理工大學信息科學學院

8—3線優先編碼器的邏輯圖2/19/202519北京理工大學信息科學學院優先級編碼器的級聯輸出B3B2B1B0是高電平有效2/19/202520北京理工大學信息科學學院4.2.2譯碼器1.二進制譯碼器將給定的若干位二進制代碼“翻譯”還原成有特定意義的輸出信息的過程叫做譯碼,實現譯碼功能的電路被稱為譯碼器。譯碼是編碼的逆過程。二進制譯碼器的輸入是m位二進制代碼,輸出則是n個表示數字、字符或算符的信息,即代表這些信息的高、低電平。所以應有:2m≥n。例如:2?4線譯碼器2/19/202521北京理工大學信息科學學院2-4線譯碼器——74LS1392個輸入端,4個輸出端。

輸入信號A1、A0高有效。

輸出信號Y3、Y2、Y1、Y0低有效。

輸入信號ST是“選擇使能”信號,低有效。

2/19/202522北京理工大學信息科學學院2/19/202523北京理工大學信息科學學院2/19/202524北京理工大學信息科學學院3-8線譯碼器——74LS138三個輸入信號A2、A1、A0,高電平有效。

八個輸出信號Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0,低電平有效。2/19/202525北京理工大學信息科學學院三個“使能”輸入信號:S1高電平有效,S2、S3低電平有效。

只有三個“使能”輸入信號同時有效時74LS138才能工作。所以2/19/202526北京理工大學信息科學學院2/19/202527北京理工大學信息科學學院2/19/202528北京理工大學信息科學學院2.二—十進制譯碼器輸入端4位,是代表十進制數的BCD碼(可以是8421碼、余3碼等);輸出端10位,代表0~9十個符號。4-10線二—十進制譯碼器——74LS42輸入是一位8421BCD碼(4比特),高電平有效。輸出是10比特,低電平有效。1010~1111這6個二進制碼不用。稱為偽碼。2/19/202529北京理工大學信息科學學院2/19/202530北京理工大學信息科學學院3.顯示譯碼器(1)七段數碼管輸入端4位,是代表十進制數的BCD碼(一般是8421碼);輸出端7位(有時為8位),是顯示數碼管的7段驅動信號。發光二極管LED的正向壓降約2v;工作電流約一至十幾mA;TTL驅動LED時需要加限流電阻(幾百至一千歐姆)。2/19/202531北京理工大學信息科學學院(2)BCD-七段顯示譯碼器——74LS248四位輸入和七段輸出均為高電平有效。

器件內部已有限流電阻,無需外接限流電阻。

燈測試輸入端LT,低電平有效。

滅零輸入端IBR,低電平有效。

2/19/202532北京理工大學信息科學學院滅燈輸入端IB,低電平有效。優先級最高。

滅零輸出端YBR,低電平有效。與IB共用一個端子。

只有在要滅零顯示的時候,輸出端YBR才有效。

IB/YBR端只在不被輸入低電平時,它才作為輸出端。

2/19/202533北京理工大學信息科學學院IBIBRYBRIBYBRUIB/YBR作為輸入端時,只能被外電路主動驅動為低電平,不能被外電路主動驅動為高電平。當此輸入端懸空時,即被認為是輸入高電平。

2/19/202534北京理工大學信息科學學院2/19/202535北京理工大學信息科學學院4.2.3加法器1.半加器首先討論一位二進制數加法器——半加器和全加器,在此基礎上再討論多位加法器。2/19/202536北京理工大學信息科學學院2.全加器2/19/202537北京理工大學信息科學學院由于半加器的和為:所以全加器的和為:全加器的進位為:2/19/202538北京理工大學信息科學學院全加器的“和”與“進位”:2/19/202539北京理工大學信息科學學院2/19/202540北京理工大學信息科學學院3.超前進位加法器本位的加數和被加數全為“1”。本位的加數、被加數中有一個為“1”,且低位的進位信號為“1”。本位的全加和為:2/19/202541北京理工大學信息科學學院進位比較運算快運算慢2/19/202542北京理工大學信息科學學院【例4.5】試用超前進位加法器74LS283設計一個代碼轉換電路,將余3碼轉換成8421BCD碼。2/19/202543北京理工大學信息科學學院【例4.6】試用超前進位加法器74LS283設計一個實現四位二進制數加/減法電路。M=1時為減法操作。

M=0時為加法操作。

2/19/202544北京理工大學信息科學學院4.2.4數值比較器

1.一位數值比較器2/19/202545北京理工大學信息科學學院2.多位數值比較器比較兩個四位二進制數A3A2A1A0和B3B2B1B0的大小。三個級聯輸入端:“a<b”、“a=b”、“a>b”。三個輸出端:“A<B”、“A=B”、“A>B”。當A小于B時“A<B”為1,當A等于B時“A=B”為“1”,當A大于B時“A>B”為“1”。2/19/202546北京理工大學信息科學學院“a=b”的優先級要高于“a<b”和“a>b”。2/19/202547北京理工大學信息科學學院當M=L(M⊙L=1)時,表示A=B。【例4.7】用74LS85構成五位二進制數比較電路。2/19/202548北京理工大學信息科學學院4.2.5數據選擇器和數據分配器

1.數據選擇器數據選擇器又稱多路選擇器或多路開關(MUX),其基本功能是:在n個選擇輸入信號的控制下,從2n個輸入數據信號中選擇一個,并將其送到一個公共輸出端。

n=2時:2/19/202549北京理工大學信息科學學院雙4選1數據選擇器74LS1532/19/202550北京理工大學信息科學學院2/19/202551北京理工大學信息科學學院【例4.9】試用一片雙4選1數據選擇器74LS153實現8選1數據選擇器。

例4.9的電路圖

10D

12D

13D

20D

21D

22D

23D

11D

1Y

2Y

74LS153

0A

1A

0D

0A

2A

1A

1D

2D

3D

4D

5D

7D

Y

6D

1ST

2ST

2/19/202552北京理工大學信息科學學院2.數據分配器數據分配器又稱多路分配器(DEMUX)。它的基本功能是:在n個選擇輸入信號的控制下,把一路輸入數據信號分時傳送到2n個輸出端。其邏輯功能正好與數據選擇器相反。n=2時:2/19/202553北京理工大學信息科學學院2/19/202554北京理工大學信息科學學院2-4線譯碼器74LS139功能表2/19/202555北京理工大學信息科學學院2/19/202556北京理工大學信息科學學院作業1:4-5,4-7,4-10,4-12,4-13,4-14的(1)2

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論