中波臺數字電路基礎綜合測試題一（復習題及答案)一、填空題1.三極管在適當的偏置電壓下有放大狀態(tài)和_____、______等三種狀態(tài)。2.三態(tài)門輸出的三種狀態(tài)分別為：_______、_______和_______。3.主從型JK觸發(fā)器的特性方程Qn+1=_______。4.用4個觸發(fā)器可以存儲_______位二進制數。5.TTL與非門的多余輸入端懸空時，相當于輸入______電平。6.一個JK觸發(fā)器有______個穩(wěn)態(tài)，它可存儲______位二進制數。7.若將一個正弦波電壓信號轉換成同一頻率的矩形波，應采用______電路。8．邏輯函數有四種表示方法，它們分別是______、______、_______和______。9．將2004個“1”異或起來得到的結果是______10．由555定時器構成的三種電路中______和______是脈沖的整形電路。11．TTL電路和CMOS電路相比較明顯的特點是，工作速度上____，功耗上____。12．基本邏輯運算有:______、______和______運算。13．采用四位比較器對兩個四位數比較時，先比較______位。14．觸發(fā)器按動作特點可分為基本型、______、______和邊沿型；15．如果要把一寬脈沖變換為窄脈沖應采用______觸發(fā)器16．目前我們所學的雙極型集成電路和單極型集成電路的典型電路分別是______電路和______電路。17．施密特觸發(fā)器有______個穩(wěn)定狀態(tài)，多諧振蕩器有______個穩(wěn)定狀態(tài)。18．數字系統按組成方式可分為______和______兩種。19．兩二進制數相加時，不考慮低位的進位信號是______加器。20．不僅考慮兩個______相加，而且還考慮來自_____相加的運算電路，稱為全加器。21．時序邏輯電路的輸出不僅和______有關，而且還與______有關。22．計數器按CP脈沖的輸入方式可分為_____和_____。23．觸發(fā)器根據邏輯功能的不同，可分為_____、_____、_____、_____、_____等。24．A/D轉換是將模擬信號轉換為數字信號，轉換過程有_____,_____,_____,_____。25．若將一個正弦波電壓信號轉換成同一頻率的矩形波，應采用電路。26．把JK觸發(fā)器改成T觸發(fā)器的方法是。27．N個觸發(fā)器組成的計數器最多可以組成進制的計數器。28．基本RS觸發(fā)器的約束條件是。29．對于JK觸發(fā)器，若J=K，則可完成觸發(fā)器的邏輯功能；若，則可完成______觸發(fā)器的邏輯功能。30.三態(tài)門電路的輸出有高電平、低電平和______3種狀態(tài)。31．TTL與非門多余的輸入端應接______。32．TTL集成JK觸發(fā)器正常工作時，其和端應接______電平。33.如果對鍵盤上108個符號進行二進制編碼，則至少要______位二進制數碼。34.典型的TTL與非門電路使用的電路為電源電壓為______V，其輸出高電平為______V，輸出低電平為______V，CMOS電路的電源電壓為______V。35．74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時，輸出應為36.兩片中規(guī)模集成電路10進制計數器串聯后，最大計數容量為______位。37．驅動共陽極七段數碼管的譯碼器的輸出電平為______有效。38.最基本的門電路是：、、。39.組合邏輯電路中容易產生競爭冒險，消除競爭冒險的方法有_____，40.51個“1”連續(xù)進行異或運算，其結果是41.用N位移位寄存器構成的扭環(huán)形計數器的模是______。42.若令JK觸發(fā)器的J=K=T則構成的觸發(fā)器為_______。43.組合邏輯電路的特點是_________、___________；與組合邏輯電路相比，時序邏輯電路的輸出不僅僅取決于此刻的_______；還與電路有關。44.按照邏輯功能的不同特點，數字電路可分為______________、_____________兩大類。45.J-K觸發(fā)器，當J=K=0時，觸發(fā)器處于_________狀態(tài)；J=0、K=1時，觸發(fā)器狀態(tài)為________；K=0、J=1時，觸發(fā)器狀態(tài)為_________；J=K=1時，觸發(fā)器狀態(tài)__________。46.某中規(guī)模寄存器內有3個觸發(fā)器，用它構成的扭環(huán)型計數器模長為；構成最長模計數器模長為。47.8位D/A轉換器當輸入數字量10000000為5v。若只有最低位為高電平，則輸出電壓為v；當輸入為10001000，則輸出電壓為v。48.就逐次逼近型和雙積分型兩種A/D轉換器而言，的抗干擾能力強，的轉換速度快。49.已知被轉換的信號的上限截止頻率10kHz，則A/D轉換器的采樣頻率應高于kHz完成一次轉換所用的時間應小于。50.TTL門電路輸出高電平為V，閾值電壓為V；填空題答案：1.飽和狀態(tài)截止狀態(tài)2.高電平、低電平、高阻態(tài)3.4.四5.高6.兩一7.多諧振蕩器8.真值表邏輯圖邏輯表達式卡諾圖9.010.施密特觸發(fā)器單穩(wěn)觸發(fā)器11.TTL電路比CMOS電路速度快，CMOS電路比TTL電路功耗小12.與或非13.最高14.同步型主從型15.積分型單穩(wěn)態(tài)16.TTLCMOS17.兩018.功能擴展性功能綜合19.半20.本位（低位）低位進位21.該時刻輸入變量的取值該時刻電路所處的狀態(tài)22.同步計數器異步計數器23.RS觸發(fā)器T觸發(fā)器JK觸發(fā)器T’觸發(fā)器D觸發(fā)器24.取樣，保持，量化，編碼25.多諧振蕩器26.J=K=T27.2n28.RS=029.TD30.高阻抗31.高電平或懸空32.高33.734.53.60.3535.3—836.10037.低38.與或非39.增加乘積項，引入封鎖脈沖，輸出端接濾波電容40.141.2N42.T觸發(fā)器43.即刻輸入即刻輸出輸入信號原來狀態(tài)44.組合邏輯電路，時序邏輯電路。45.保持，置“0”，置“1”，翻轉(或計數)。46.6，7。47．0.039、5.3148．雙積分型、逐次逼近型6．施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器49．20、50μS；50.3.4V、1.4V二、數制轉換1.（10110）2=(_____)10=(_____)16；(28)10=(_____)2=(_____)16；（56）10=（_____）8421BCD。2.（48）10=（_____）2,（79）10=（_____）2（102）10=（_____）23.（11011001）2=（）10，（1011011）2=（）104.（1001101）2=（_____）10=（_____）8=（_____）16；（27）10=（_____）8421BCD。5．(30.25)10=()2=()16。6.八進制數(34.2)8的等值二進制數為（_____）2；十進制數98的8421BCD碼為（_____）8421BCD。7.（11.001）２＝（_____）１６＝（_____）１０8.（8F.FF）１６＝（_____）２＝（_____）１０9.（25.7）１０＝（_____）２＝（_____）１６10.（＋1011B）原碼＝（_____）反碼=(_____)補碼數制轉換答案：1.（22）10（16）16；（11100）2（1C）16；（01010110）8421BCD2.（110000）2，（1001111）2（1100110）23.（217）10（91）104.77，115，4D，00100111。5.(30.25)10=(11110.01)2=(1E.4)16。6.11100.01,100110007.（11.001）２＝（3.2）１６＝（3.125）１０8.（8F.FF）１６＝（10001111.11111111）２＝（143.9960937）１０9.（25.7）１０＝（11001.1011）２＝（19.B）１６10.（＋1011B）原碼＝（01011）反碼=(01011)補碼三、單項選擇題1.下列幾種TTL電路中，輸出端可實現線與功能的電路是（）。A.或非門，B、與非門，C、異或門，D、OC門2.對CMOS與非門電路，其多余輸入端正確的處理方法是（）。A.通過大電阻接地（>1.5KΩ），B、懸空C、通過小電阻接地（<1KΩ），D、通過電阻接VCC3.請判斷以下哪個電路不是時序邏輯電路（）。A、計數器B、寄存器C、譯碼器D、觸發(fā)器4.下列幾種A/D轉換器中，轉換速度最快的是（）。A、并行A/D轉換器B、計數型A/D轉換器C、逐次漸進型A/D轉換器D、雙積分A/D轉換器5.要將方波脈沖的周期擴展10倍，可采用（）。A、10級施密特觸發(fā)器B、10位二進制計數器C、十進制計數器D、10位D/A轉換器6.已知邏輯函數與其相等的函數為（）。A、B、C、D、7.一個數據選擇器的地址輸入端有3個時，最多可以有（）個數據信號輸出。A、4B、6C、8D、168.函數F(A,B,C)=AB+BC+AC的最小項表達式為()。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）9．8線—3線優(yōu)先編碼器的輸入為I0—I7，當優(yōu)先級別最高的I7有效時，其輸出的值是（）。A．111B.010C.000D.10110．十六路數據選擇器的地址輸入（選擇控制）端有（）個。A．16B.2C.4D.811.有一個左移移位寄存器，當預先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數據的移位過程是（）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--011112．已知74LS138譯碼器的輸入三個使能端（E1=1，E2A=E2B=0）時，地址碼A2A1A0=011，則輸出Y7～Y0是(A.11111101B.10111111C.11110111D.1111111113.一只四輸入端或非門，使其輸出為1的輸入變量取值組合有()種。

A．15

B．8C．7

D．114.隨機存取存儲器具有()功能。A.讀/寫B(tài).無讀/寫C.只讀D.只寫15．N個觸發(fā)器可以構成最大計數長度（進制數）為()的計數器。A.NB.2NC.N2D.2N16．有一個4位的D/A轉換器，設它的滿刻度輸出電壓為10V，當輸入數字量為1101時，輸出電壓為（）。A．8.125VB.4VC.6.25VD.9.375V17．函數F=AB+BC，使F=1的輸入ABC組合為(

)

A．ABC=000

B．ABC=010C．ABC=101

D．ABC=11018．四個觸發(fā)器組成的環(huán)行計數器最多有()個有效狀態(tài)。A.4B.6C.8D.1619.對于鐘控RS觸發(fā)器，若要求其輸出“0”狀態(tài)不變，則輸入的RS信號應為(A)。A.RS=X0B.RS=0XC.RS=X1D.RS=1X20.以下電路中（）可以產生脈沖定時。A.多諧振蕩器B.單穩(wěn)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器21.下列邏輯電路中為時序邏輯電路的為（）。A.變量譯碼器B.加法器C.數碼寄存器D.數據選擇器22.同步時序電路和異步時序電路比較，其差異在于后者（B）。A.沒有觸發(fā)器B.沒有統一的脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內部狀態(tài)有關。23.能將輸出端直接相接完成線與功能的電路是（）。A.TTL與門B.或門C.三態(tài)門D.三極管非門24.TTL與非門的多余腳懸空等效于（A）。A.1B.0C.VccD.Vee25.以下哪一項不是消除競爭冒險的措施（）。A.接入濾波電路B.利用觸發(fā)器C.加入選通脈沖D.修改邏輯設計26.主從觸發(fā)器的觸發(fā)方式為（）。A.CP=1B.CP上升沿C.CP下降沿D.分兩次處理27.組合型PLA是由（）構成的。A.與門陣列和活門陣列B.一個計數器C.一個或陣列D.一個寄存器28.下列四個數中，最大的數是（B）。A.(AF)16B.(001010000010)8421DCD碼C.（10100000）2D.（198）1029.觸發(fā)器有兩個狀態(tài)，儲存8位二進制信息要（）個觸發(fā)器。A.2B.8C.16D.3230.下列門電路屬于雙極型的是（）。A.OC門B.PMOSC.NMOSD.CMOS31.用異步I/O輸出結構的PAL設計邏輯電路，它們相當于（）。A.組合邏輯電路B.時序邏輯電路C.儲存器D.數模轉換器32.要構成容量為4K×8的RAM，需要（）片容量為256×4的RAM。A.2B.4C.8D.3233.74LS160十進制計數器含有的觸發(fā)器的個數是（）。A.1B.2C.4D.634.最簡與或式的標準是：（）A:表達式中乘積項最多，且每個乘積項的變量個數最多B：表達式中乘積項最少，且每個乘積項的變量個數最多C：表達式中乘積項最少，且每個乘積項的變量個數最少D：表達式中乘積項最多，且每個乘積項的變量個數最多35.n級觸發(fā)器構成的環(huán)形計數器，其有效環(huán)的狀態(tài)為（）。A.n個B.2n個C.2n-1個D.4n個36.相同計數模的異步計數器和同步計數器相比，一般情況下（）。A.驅動方程簡單B.使用觸發(fā)器的個數少C.工作速率快D.以上說法都不對37.6、欲將一個移位寄存器中的二進制數乘以（32）10需要（）個移位脈沖。A.32B.10C.5D.638.已知74LS138譯碼器的輸入三個使能端（E1=1，E2A=E2B=0）時，地址碼A2A1A0=011，則輸出Y7～Y0是（）A：11111101B：10111111C：11110111D：1111111139.要實現Qn、1、Qn，JK觸發(fā)器的J、K取值應是()A.J=0，K=0B.J=0，K=1C.J=1，K=0D：J=1，K=140.函數F(A，B，C)=AB+BC+AC的最小項表達式為（）A：F(A,B,C)=∑m（0，2，4）B：F(A,B,C)=∑m（3，5，6，7）C：F(A,B,C)=∑m（0，2，3，4）D：F(A,B,C)=∑m（2，4，6，7）單項選擇題答案1.D2.D3.C4.A5.C6.D7.C8.A9.C10.C11.A12.C13.A14.A15.D16.A17.D18.D19.A20.B21.C22.B23.C24.A25.B26.D27.A28.B29.B30.A31.A32.D33.C34.C35.A36.A37.C38.C39.D40.B四、判斷題（用““√”“×”表示對錯）1.當選用共陽極LED數碼管時，應配置輸出高電平有效的七段顯示譯碼器。（×）2.若兩邏輯式相等，則它們對應的對偶式也相等。（√）3.單穩(wěn)觸發(fā)器和施密特觸發(fā)器是常用的脈沖信號整形電路。（√）4.與逐次逼近型ADC比較，雙積分型ADC的轉換速度快。（×）5.鐘控RS觸發(fā)器是脈沖觸發(fā)方式。（×）6.A/D轉換過程通過取樣、保持、量化和編碼四個步驟。（√）7．TTL門電路在高電平輸入時，其輸入電流很小，74LS系列每個輸入端的輸入電流在40uA以下（√）8．三態(tài)門輸出為高阻時，其輸出線上電壓為高電平（×）9．超前進位加法器比串行進位加法器速度慢（×）10．譯碼器哪個輸出信號有效取決于譯碼器的地址輸入信號（√）11．五進制計數器的有效狀態(tài)為五個（√）12．施密特觸發(fā)器的特點是電路具有兩個穩(wěn)態(tài)且每個穩(wěn)態(tài)需要相應的輸入條件維持。（√）13．當時序邏輯電路存在無效循環(huán)時該電路不能自啟動（√）14．RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉功能（×）15．D/A的含義是模數轉換（×）16．構成一個7進制計數器需要3個觸發(fā)器（√）17．OC門的輸出端可并聯使用。（√）18．當TTL門輸出電流IOH=0.4mA,IOL=16mA,IIH=40μA,IIL=1mA時N=16。（×）19．N進制計數器可以實現N分頻。（√）20．組合邏輯電路在任意時刻的輸出不僅與該時刻的輸入有關，還與電路原來的狀態(tài)有關。（×）21．單穩(wěn)態(tài)觸發(fā)器暫穩(wěn)態(tài)維持時間的長短取決于外界觸發(fā)脈沖的頻率和幅度。（√）22．在邏輯電路中三極管即可工作在放大，飽和、截止狀態(tài)。（×）23．邏輯函數Y=滿足一定條件時存在兩處競爭—冒險。（√）24．寄存器、編碼器、譯存器、加法器都是組合電路邏輯部件。（×）25．二進制數（101110）B轉換成8421BCD碼為（01000110）8421。（√）26．邏輯函數Y（ABC）=時即：Y（ABC）=。（×）27.邏輯變量的取值，1比0大。（×）28.D/A轉換器的位數越多，能夠分辨的最小輸出電壓變化量就越小（√）。29．八路數據分配器的地址輸入（選擇控制）端有8個。（×）30.因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（×）31.利用反饋歸零法獲得N進制計數器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（√）32.在時間和幅度上都斷續(xù)變化的信號是數字信號，語音信號不是數字信號。（√）33.約束項就是邏輯函數中不允許出現的變量取值組合，用卡諾圖化簡時，可將約束項當作1，也可當作0。（√）34.時序電路不含有記憶功能的器件。（×）35.計數器除了能對輸入脈沖進行計數，還能作為分頻器用。（√）36.優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼.（√）五、綜合題1.公式化簡（1）Y=AB+ABD+C+BC（2）Y（A,B,C,D）=∑m(2,3,6,7,14,15,11,10)+∑d(0,1)（3）Y=(A+B+C)(++)+C2.分析如圖所示組合邏輯電路的功能。3．試分析如圖3所示的組合邏輯電路。（1）寫出輸出邏輯表達式；（2）化為最簡與或式；（3)列出真值表；（4)說明邏輯功能。4.分析如下時序電路的邏輯功能，寫出電路的驅動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉換圖。5．對下列Z函數要求：（1）列出真值表；（2）用卡諾圖化簡；（3）畫出化簡后的邏輯圖。Z=BC=06．試用3線—8線譯碼器74LS138和門電路實現下列函數。Z（A、B、C）=AB+C7．74LS161是同步4位二進制加法計數器，其邏輯功能表如下，試分析下列電路是幾進制計數器，并畫出其狀態(tài)圖。74LS161邏輯功能表8．觸發(fā)器電路如下圖所示，試根據CP及輸入波形畫出輸出端Q1、Q2的波形。設各觸發(fā)器的初始狀態(tài)均為“0”CPCPAQ1Q2綜合題答案1（1）Y=AB+C（2）Y=+C（3）Y=A+B+C2．（1）寫出表達式（2）畫出真值表（3）當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。3.（1）邏輯表達式（2）最簡與或式：（3）真值表ABCY1Y20000000110010100110110010101011100111111（4）邏輯功能為：全加器。4.（1）據邏輯圖寫出電路的驅動方程：（2）求出狀態(tài)方程：（3）寫出輸出方程：C＝（4）列出狀態(tài)轉換表或狀態(tài)轉換圖或時序圖：（5）從以上看出，每經過16個時鐘信號以后電路的狀態(tài)循環(huán)變化一次；同時，每經過16個時鐘脈沖作用后輸出端C輸出一個脈沖，所以，這是一個十六進制記數器，C端的輸出就是進位。CPQ3Q2Q1Q0等效十進制數C000000010001102001020……1511111501600000解：（1）狀態(tài)轉換表：狀態(tài)轉換圖： 0000000000010010001101000101011001111000100110101011Q3Q2Q1Q0（2）功能：11進制計數器。從0000開始計數，當Q3Q2Q1Q0為1011時，通過與非門異步清零，完成一個計數周期。5．解：（１）真值表(2)卡諾圖化簡(3)表達式(4)邏輯圖Z==A⊕B+CBC=06．解：Z（A、B、C）=AB+C=AB(C+)+C（B+）=ABC+AB+BC+C=m1+m3+m6+m7=（4分）7．解：1．當74LS161從0000開始順序計數到1010時，與非門輸出“0”2．該電路構成同步十進制加法計數器。（2分）3．狀態(tài)圖（4分）8．Q1、Q2的波形中波臺數字電路基礎綜合測試題二（復習題及答案)一、填空題（40分每空2分）1．二極管內含PN結，PN結在導電性能上的最大特點是_________________.2．TTL電路和CMOS電路相比較明顯的特點是，工作速度上____________，功耗上________。3．要表達一個邏輯函數通常有___,____,________,_____,等常見的方法。4．組合邏輯電路中容易產生競爭冒險，消除競爭冒險的方法有_____,_______,_____。5．在電容器電路中，電容器兩端的電壓最大的特點是_______。6．A/D轉換是將模擬信號轉換為數字信號，轉換過程有______,______,_______,_______。7．函數Y=BC+AB的反演式為______對偶式是____。8．三極管在適當的便置電壓下有放大狀態(tài)和_______，_____,________等三種狀態(tài)。二計算題（10分）1.將下列各數轉換為二進制數（58）10=（）2,（89）10=（）2（112）10=（）22.將下列各數轉換為十進制數（11011001）2=（）10，（1011011）2=（）10三．化簡下列函數（15分）Y=AB+ABD+BCY（A,B,C,D）=∑m(0,1,2,3,4,5,7,6)+∑d(8,9,12,13)Y=(AB+C)(A+B+C)+B四。設計分析題（35分）分析下面電路的邏輯功。能要求寫出驅動方程（3分）、狀態(tài)方程（3分）、填寫狀態(tài)轉換表（4分、）畫狀態(tài)轉換圖（2分）、功能總結（1分）2用D觸發(fā)器和門電路設計一個異步八進制加法計數器（12分）要有具體解題過程。3.已知74LS163功能如下（10分）清零使能端CTPCTT置數LD功能說明用置數法和清零法分別構成九進制計數器清零使能端CTPCTT置數LD時鐘CP功能說明0**↑清零1*0↑置數111↑記數4．將555集成電路構成單穩(wěn)態(tài)觸發(fā)器并畫出兩個周期的電容電壓波形出波形。（10分）地2.觸發(fā)輸入3.輸出4.直接復位5電壓控制端6.閾值輸入7.放電端8.電源）《數字電路》試卷四答案一1.單向導電性2.TTL電路比CMOS電路速度快，CMOS電路比TTL電路功耗小3.函數表達式，邏輯電路圖，真值表，卡諾圖，波形圖4.增加乘積項，引入封鎖脈沖，輸出端接濾波電容5.電壓不能突變6.取樣，保持，量化，編碼二.1.（111010）2，（1011001）2（1100110）22.（217）10（91）10三1.Y=AB+BC2.Y=+3.Y=B+C四1（1）驅動方程J0=K0=1，J1=QK1=QJ2=QQK2=Q(2)狀態(tài)方程Q=Q=Q+QQ=QQ+Q(3)真值表QQQQQQY00000100010100010011001110001001010101000111011101110000(4)狀態(tài)轉換圖110111000001010011100101000(5)功能說明能自啟動模6加法計數器2略3(1)置數法(2)清零法中波臺數字電路基礎綜合測試題三（復習題及答案)填空：（２５分）１、（10110）2=()10=()16(28)10=()2=()16（56）10=（）8421BCD２、最基本的門電路是：、、。３、有N個變量組成的最小項有個。4、基本RS觸發(fā)器的特征方程為__,約束條件是5、若存儲器的容量是256×4RAM,該RAM有___存儲單元，有字，字長_____位，地址線根。6、用N位移位寄存器構成的扭環(huán)形計數器的模是___.7、若令JK觸發(fā)器的J=K=T則構成的觸發(fā)器為____.7、如圖所示，Y=。

9、如圖所示邏輯電路的輸出Y=。10、已知Y=，則=，Ｙ／＝。11、組合邏輯電路的特點是_______、_______;與組合邏輯電路相比，時序邏輯電路的輸出不僅僅取決于此刻的____;還與電路有關。化簡(20分)公式化簡（１