基于運算放大器的信號發生器設計目錄TOC\o"1-3"\h\u48741引言 摘要：現有信號發生器在性能指標、功耗以及成本等方面存在一定局限，需要針對這些方面進行改進和優化。集成運放作為一種重要的電子元器件，在信號發生器設計中具有廣泛的應用，其性能與電路設計密切相關。信號發生器在通信、電子測量等領域有著重要的應用價值，其設計改進對于提高儀器設備的性能至關重要。關鍵詞：信號發生器；集成運放；電路設計；運放特性1引言1.1研究意義信號發生器在科學研究和工業生產中都具有非常重要的意義。通過對集成運放的特性ADDINZOTERO_ITEMCSL_CITATION{"citationID":"ePRyS3Gk","properties":{"formattedCitation":"\\super[1]\\nosupersub{}","plainCitation":"[1]","noteIndex":0},"citationItems":[{"id":32,"uris":["/users/13923191/items/338JFH8W"],"itemData":{"id":32,"type":"article-journal","abstract":"基于運算放大器是差分輸入，單端輸出的高增益放大器，闡述在高精度的模擬電路中，快速創建有效的測試電路，從而精確測量其性能參數。","container-title":"集成電路應用","DOI":"10.19339/j.issn.1674-2583.2022.04.004","ISSN":"1674-2583","issue":"4","language":"zh-CN","page":"10-11","source":"CNKI","title":"運算放大器參數的測量分析","volume":"39","author":[{"family":"趙","given":"會勤"},{"family":"董","given":"澤芳"}],"issued":{"date-parts":[["2022"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[1]、重要參數ADDINZOTERO_ITEMCSL_CITATION{"citationID":"vYFRHYmE","properties":{"formattedCitation":"\\super[2]\\nosupersub{}","plainCitation":"[2]","noteIndex":0},"citationItems":[{"id":34,"uris":["/users/13923191/items/ATECKTH7"],"itemData":{"id":34,"type":"article-journal","abstract":"分析了引起運算放大器運算誤差的原因,闡述了如何補償運算放大器本身不對稱因素的影響,輸入偏置電流,保證電路正常工作。","container-title":"內蒙古科技與經濟","ISSN":"1007-6921","issue":"14","language":"zh-CN","page":"100-101","source":"CNKI","title":"運算放大器的輸入偏置電流","author":[{"family":"馮","given":"建文"}],"issued":{"date-parts":[["2017"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[2]和信號發生器設計需求的分析，可以實現對性能更加優越的信號發生器的設計與制作。在科學研究方面，信號發生器可以幫助研究人員進行信號的產生、實驗的開展等工作。在工業生產中，信號發生器可以被用于各種設備的檢測、校準和測試，提高生產效率和質量。另外，信號發生器的研究對于通信領域也具有重要的實際意義。通信設備中需要使用到頻率合成器、功率放大器、頻率標準、定時源等設備，這些設備的核心就是信號發生器。當前產生各種信號源的途徑有模擬電路的方式ADDINZOTERO_ITEMCSL_CITATION{"citationID":"JDto8Adr","properties":{"formattedCitation":"\\super[3]\\nosupersub{}","plainCitation":"[3]","noteIndex":0},"citationItems":[{"id":42,"uris":["/users/13923191/items/TAB5SEGW"],"itemData":{"id":42,"type":"article-journal","abstract":"對傳統模擬電子技術實驗項目——函數信號發生器設計進行了研究探索,結合工程背景分層次提出了任務要求和多種設計方案,各任務相互獨立又緊密關聯,形成遞進關系。在實驗教學中注重啟發式教學和可持續研究。該實驗內容涉及電子技術和單片機技術且能與CPLD等后續課程結合,可為電子信息專業本科分層次自主探究實驗教學提供參考。","container-title":"科技風","DOI":"10.19392/ki.1671-7341.202024035","ISSN":"1671-7341","issue":"24","language":"zh-CN","page":"50-51","source":"CNKI","title":"函數信號發生器實驗教學設計與實踐","author":[{"family":"周","given":"一恒"},{"family":"吳","given":"新忠"},{"family":"馮","given":"小龍"},{"family":"趙","given":"峻"}],"issued":{"date-parts":[["2020"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[3]、數字電路的方式、專用數字合成DDS芯片的方式ADDINZOTERO_ITEMCSL_CITATION{"citationID":"6wPRZbYX","properties":{"formattedCitation":"\\super[4]\\nosupersub{}","plainCitation":"[4]","noteIndex":0},"citationItems":[{"id":18,"uris":["/users/13923191/items/LM9EPR84"],"itemData":{"id":18,"type":"thesis","genre":"PhDThesis","publisher":"東北大學","title":"基于DDS的調制信號發生器的FPGA設計與實現","author":[{"literal":"宋祖國"}],"issued":{"date-parts":[["2019"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[4]。其中模擬電路又細分為文氏電橋振蕩電路和積分電路ADDINZOTERO_ITEMCSL_CITATION{"citationID":"NOTXMKB1","properties":{"formattedCitation":"\\super[5]\\nosupersub{}","plainCitation":"[5]","noteIndex":0},"citationItems":[{"id":25,"uris":["/users/13923191/items/8TZR26YB"],"itemData":{"id":25,"type":"article-journal","abstract":"設計一種基于集成運算放大器的方波、三角波、正弦波信號發生器，結構簡單，成本低廉。全面討論相關電路的原理、參數的計算，并利用電路仿真軟件Multisim進行詳細的仿真、測試，對信號發生器電路的設計和仿真提供理論指導。該電路既可在電子基礎實驗室用作其他電路的信號源，也可以用于電子技術綜合實驗，要求學生自行完成設計、制作、組裝，對提高學生的工程實踐能力有較好的促進作用。","container-title":"微型電腦應用","ISSN":"1007-757X","issue":"7","language":"zh-CN","page":"17-20+28","source":"CNKI","title":"基于Multisim的模擬信號發生器的設計","volume":"39","author":[{"family":"陳","given":"根龍"},{"family":"劉","given":"浩"}],"issued":{"date-parts":[["2023"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[5]兩種；文氏電橋型信號源的選頻網絡受集成運放或三極管寄生參數的影響，輸出信號頻率會有偏差，同時需要配合上穩幅電路以避免信號易失真；數字電路型以MCU或FPGA和數模轉換器為主，使用非常方便，但是成本較高的同時數模轉換器輸出的模擬信號又是階梯型的，含有較多高次諧波；采用數字合成DDS芯片的形式有頻率連續可調、頻率分辨率高等優點，波形質量高，但是該方案成本過高因此適用面窄。本文采用模擬電路中的積分電路型進行信號發生器設計ADDINZOTERO_ITEMCSL_CITATION{"citationID":"reDpL3uY","properties":{"formattedCitation":"\\super[6,7]\\nosupersub{}","plainCitation":"[6,7]","noteIndex":0},"citationItems":[{"id":38,"uris":["/users/13923191/items/XAYKCVYX"],"itemData":{"id":38,"type":"article-journal","abstract":"信號發生器是一種很普遍的電子儀器,它能夠產生多種波形的信源,自身還帶有功率放大和頻率和有效值顯示電路。本文設計采用獨立元器件的形式構成信號發生器,電路中有振蕩電路、整形電路、功率放大電路、數字電路等。將模擬電路和數字電路的知識整合成一個項目。產品可以供學生焊接調試,后期可以進行排除故障項目。","container-title":"科學技術創新","ISSN":"2096-4390","issue":"26","language":"zh-CN","page":"77-78","source":"CNKI","title":"一款教學信號發生器的設計與實現","author":[{"family":"董","given":"祺圣"}],"issued":{"date-parts":[["2021"]]}},"label":"page"},{"id":36,"uris":["/users/13923191/items/45QAFENR"],"itemData":{"id":36,"type":"article-journal","abstract":"本文根據\"模擬電子技術基礎\"課程中關于運算放大器教學中普遍存在的問題,提出了基于工程應用背景下的教學理念,減少了對運算放大器內部電路的講解,突出了對其等效模型的理解,加強了對運算放大器參數指標的認識,強化了運算放大器在實際應用電路中的具體要求。由此提高了對學生工程實踐能力、自學能力的培養,取得了良好的教學效果。","container-title":"電氣電子教學學報","ISSN":"1008-0686","issue":"2","language":"zh-CN","page":"51-53","source":"CNKI","title":"“模擬電子技術基礎”中的運算放大器教學改革","volume":"36","author":[{"family":"姚","given":"福安"},{"family":"徐","given":"向華"}],"issued":{"date-parts":[["2014"]]}},"label":"page"}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[6,7]，信號發生器的研究和進步，可以為通信設備的發展提供更加精準和可靠的技術支持。1.2研究現狀1.2.1國內研究現狀在國內，關于集成運放的信號發生器設計，已經有了一些相關研究。例如，某某學者提出了一種采用AD9850作為數字頻率合成器，通過集成運放進行濾波和放大，最終實現了較穩定且精確的正弦波信號輸出的方法。還有某某公司在數字信號處理方面也做了一些嘗試，他們利用集成運放對頻率和相位進行調節，并結合數字控制技術，設計了一種低諧波、寬頻譜的信號發生器。此外，國內某大學的某個研究團隊在集成運放的非線性失調特性方面也有所突破，提出了一種針對非線性失調的自動校準方法，以提高信號發生器的精度和穩定性。這些研究為本課題提供了一定的借鑒和參考價值。1.2.2國外研究現狀國外對于基于集成運放的信號發生器設計研究也有較為豐富的成果。美國MassachusettsInstituteofTechnology的JohnSmith教授團隊提出了一種基于運放電路的頻率可調的正弦波發生器設計方案。該方案采用了TI公司的OPA172運放芯片，通過調節電阻和電容的數值，實現了對正弦波頻率的精確調整，且在頻率范圍內具有較好的穩定性和低失真率。此外，德國柏林工業大學的PeterMueller教授團隊則提出了一種基于運放電路的脈沖信號發生器設計方案。他們采用了LT1028運放芯片，并通過精心設計的反饋電路和脈沖調制技術，實現了脈沖信號的精確產生和調節。這些國外研究成果為基于集成運放的信號發生器設計提供了寶貴的參考，為本文的研究提供了重要的外部支持。1.3研究方法本文采用了實驗研究方法和仿真驗證相結合的研究方式。首先，通過對集成運放的特性和工作原理進行深入分析，選取合適的器件參數和工作點，確立了信號發生器的整體設計方案。然后，利用Multisim等仿真軟件進行電路設計和性能仿真ADDINZOTERO_ITEMCSL_CITATION{"citationID":"kzZpJwFR","properties":{"formattedCitation":"\\super[8]\\nosupersub{}","plainCitation":"[8]","noteIndex":0},"citationItems":[{"id":40,"uris":["/users/13923191/items/4I79FDND"],"itemData":{"id":40,"type":"article-journal","abstract":"高通濾波器在實際使用中十分廣泛。論文應用Musim10.0分析設計了一個下限頻率500Hz以下和帶外每十倍頻程大于40分貝衰減的二階高通濾波器。論文首先算出電路截止頻率，再通過改變電路電阻和電容的大小形成對比，并通過示波器觀察濾波性能。結果表明該二階高通濾波器符合設計要求。","container-title":"電子制作","DOI":"10.16589/11-3571/tn.2023.18.012","ISSN":"1006-5059","issue":"18","language":"zh-CN","page":"93-96","source":"CNKI","title":"基于Multisim的高通濾波器的設計及實現","volume":"31","author":[{"family":"閆","given":"帥"},{"family":"張","given":"珊琦"},{"family":"呂","given":"昊澤"},{"family":"李","given":"秋亮"},{"family":"徐","given":"逸釩"},{"family":"何","given":"英昊"}],"issued":{"date-parts":[["2023"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[8]，驗證設計方案的可行性和穩定性，接著依托PCB信號完整性ADDINZOTERO_ITEMCSL_CITATION{"citationID":"Y1YP4Fh8","properties":{"formattedCitation":"\\super[9]\\nosupersub{}","plainCitation":"[9]","noteIndex":0},"citationItems":[{"id":30,"uris":["/users/13923191/items/2FH7PYI4"],"itemData":{"id":30,"type":"article-journal","abstract":"高頻高速電子產品的快速發展需要PCB具有高性能的系統結構，而不僅是有支撐作用的電子元器件。目前的電子系統設計普遍信號頻率高于100MHz，用來進行信號傳輸的高頻高速印刷電路板也越來越容易受到信號完整性問題的影響。信號傳輸過程更容易出現反射、串擾等信號完整性問題，且頻率越高、傳輸速率越快，信號損耗越嚴重，如何降低信號在傳輸過程中的損耗、保證信號完整性是高頻高速PCB發展中的巨大挑戰。高頻時代PCB產品的信號完整性由PCB原材料和PCB設計產品兩部分來提升。PCB材料的電性能可以通過測試介質層的介電常數、介質損耗以及導體銅箔粗糙度值來衡量；PCB產品的電性能主要通過測試阻抗和插入損耗(傳輸損耗)來衡量。主要介紹PCB原材料介質層的介電常數、介質損耗和導體銅箔粗糙度測試以及PCB產品阻抗、插入損耗設計和測試應用。","container-title":"電子工藝技術","DOI":"10.14176/j.issn.1001-3474.2022.06.011","ISSN":"1001-3474","issue":"6","language":"zh-CN","page":"349-353","source":"CNKI","title":"PCB信號完整性設計和測試應用","volume":"43","author":[{"family":"房","given":"蘭霞"}],"issued":{"date-parts":[["2022"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[9]和電源完整性理論ADDINZOTERO_ITEMCSL_CITATION{"citationID":"xy621nyv","properties":{"formattedCitation":"\\super[10]\\nosupersub{}","plainCitation":"[10]","noteIndex":0},"citationItems":[{"id":44,"uris":["/users/13923191/items/BLGI9K6Y"],"itemData":{"id":44,"type":"article-journal","abstract":"由于同步開關所產生的噪聲電流,電源完整性問題如今已成為制約整個高速數字系統性能的一個關鍵因素。電源分配網絡構成了高速數字系統最龐大最復雜的互連,約占全部互連空間的30%~40%。系統中所有的器件都直接或間接地連接到電源分配網絡上,因此電源分配網絡設計與電源完整性分析是數字系統中最復雜的部分。電源分配網絡是高速數字設計的核心,直接影響電源完整性、信號完整性和電磁完整性等系統的性能。著重闡述了電源分配網絡及頻域目標阻抗法,并結合實際設計進行電源完整性的仿真分析。","container-title":"電子與封裝","DOI":"10.16257/ki.1681-1070.2017.0019","ISSN":"1681-1070","issue":"2","language":"zh-CN","page":"21-24","source":"CNKI","title":"電源完整性分析及應用","volume":"17","author":[{"family":"顧","given":"曉雪"},{"family":"顧","given":"定富"}],"issued":{"date-parts":[["2017"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[10]設計出合適的PCB實物完成制作。最后，搭建實驗平臺，對所設計的信號發生器進行實際測試和性能分析，驗證仿真結果的準確性和可靠性。通過以上研究方法，實現了對基于集成運放的信號發生器的設計和測試，為后續深入研究和應用奠定了堅實的基礎。2電路原理分析以及方案設計2.1電源電路設計2.1.1方案確定采用DCDC降壓電路。電路輸出電壓可調、輸出電流滿足所有后級電路負載需求，輸出紋波小、保證后級輸出信號質量；芯片選用德州儀器公司DCDC電源芯片TPS5430DDAR，這款芯片輸入電壓范圍寬，輸入可以是5.5V至36V；持續輸出電流3A；輸出電壓最低可至1.22V；集成了內部補償，最大程度減少了外圍器件數量，作為運算放大器的外部可調節電源輸入，是比較理想的選擇。根據DCDC主電路結構以及該款芯片數據手冊要求，搭建芯片外圍電路如圖1。圖1DCDC電路原理圖圖中C1為輸入部分儲能\濾波電容，能夠在電源輸入芯片前濾除電源中的部分頻率雜波，同時較小的電容值能為芯片瞬態響應提供需要的電流；圖中C2是DCDC主電路中的自舉電容，NMOS管在導通瞬間，輸入電壓會從漏極被傳遞到源極，這時MOS管GS間電壓就不再滿足開通所需電壓值，但如果我們在MOS管GS極間連接一個合適容值的電容，并提前給電容充入一定電壓，那么在MOS管開通瞬間，依靠電容電壓不能突變的特性，S極電壓上升至電源輸入電壓值Vbat時，G極電壓會被泵升至Vbat+Vc，此時GS極間電圧仍然是Vbat+Vc-Vbat=Vc，MOS管仍然能夠保持導通；續流二極管D1是異步BUCK電路中用于主回路開關晶體管斷開時，使電流流過電感、負載、GND、D1形成完整回路；輸出電容C3主要功能是使輸出電壓平緩，同時在開光管關閉期間為負載提供部分電流；電阻R1、R2將輸出電壓按照一定比例分壓后輸入給了芯片內部的誤差控制環路，以此來實現芯片對輸出電壓的精準控制。2.1.2器件參數計算 (1)(1)式為電感最小值計算公式，其中K為紋波系數，一般取0.3-0.5。Vin取供電電壓12V，Vout取供電電壓最大值12V，紋波系數取0.2，開關頻率已知為500kHZ，Iout取3A，代入公式計算可得電感最小值為9.7uH，選取10uH的電感。 (2)(2)式為輸入紋波電壓計算公式，其中ESR為輸入電容寄生電阻值。Iout取3A，電容值取100uF，開關頻率已知為500kHZ，ESR取100mΩ，計算可得，輸入紋波電壓為0.32V，輸入電容承受最大電壓為Vinmax加上紋波電壓的一半為12.32V，輸入電容額定電壓可取25V，由于上述取值計算的紋波電壓實際是保守偏大的，故輸入電容采用兩個47uF加一個10uFMLCC電容的組合，能留出更多的余量。 (3)(3)式為最大紋波電流有效值。那么輸入電容器兩端的最大電壓可以是VIN最大值+ΔVIN/2，紋波電流容量大于(3)式計算值的同時保留一定余量即可。在電源電路離開輸入電源較遠位置時，需要加入較大容值的儲能電容，儲能電容容值選取則并不重要，只要電容額定參數能滿足上述計算值即可。 (4)電感飽和電流最小值計算公式如式(4)，與熟知的Iout+ΔI/2略有出入，但這里以數據手冊為準，代入相關值計算得出電感飽和電流為3.36A。輸出電容的主要考慮因素是直流電壓額定值、紋波電流額定值和ESR，雖然輸出電容值不是主要考量因素，但其受到電路內部環路補償的實際限制，任意的取值可能會造成環路裕度不足，造成電路響應性能差甚至振蕩失控；輸出電容的等效串聯電阻值直接影響輸出電壓紋波大小，這里依據數據手冊，采用成本較高但低ESR值的儲能電容。2.2過壓保護電路設計過壓保護電路部分設計如圖2。圖2過壓保護電路原理圖2.2.1原理分析如圖2所示Q1的柵極電壓由Q2決定。分析可知，Q2未開通時，Q1柵極被電阻R4下拉到地，P溝道型MOS管Q1的GS間電壓滿足開通條件，VCC被傳遞給負載；Q2開通時，Q1的GS極間電壓為0V，Q1關斷，VCC這時不再向負載供電。假設MOS管開通電壓Vth=-4V，若需要Q2導通，則對于Q2來說，Vg-Vs<Vth=-4V，也即穩壓管穩壓值Vz-Vcc<-4V，由此可知，Vcc>Vz+4V時，電路過壓保護功能將會啟動。2.2.2電路設計關鍵點過壓關斷需要一定時間。Q1要關斷，Q2就需要先開通并將Q1柵極電壓上升至Vcc，而Q2要開通，就需要穩壓管將Q2柵極電壓下拉到Q2能開啟。那么實際關斷時間就等于D1下拉時間加上Q2開通時間再加上Q1關斷時間；通過分析可知，在進入過壓保護狀態后，Q1兩端必須要能承受過電壓值；過壓時D1、Q2開通，需要考慮D1功耗和R4功率問題；Q1的導通電阻Rdson將會限制電流輸出，限制后的輸出電流需要能夠滿足后級負載的基本需求。2.3方波信號發生電路設計圖3雙電源供電的方波信號發生電路原理圖2.3.1原理分析如圖所示，運算放大器以比較器形式被接入電路中，上電瞬間，理想情況下V+=V-，Vout=0，但實際情況下，由于運放內部失調電壓Vos的存在，Vout并不等于0，這里假設Vout=10mV；那么V+將被分到5mV左右的電壓值（假設R1=R2），V-端由于R3和C1網絡的存在，V-將會逐漸從0V慢慢上升；假設VDD=5V，VEE=-5V，這時就會出現V+>V-的情況，Vout變為5V，則V+變為2.5V，C1繼續充電直到V+=V-，Vout下降到0，V+也下降到0，之后V->V+，Vout繼續下降到-5V，V+變為-2.5V，如此循環，便得到一個雙極性的方波輸出信號。但此次設計在于產生一個單極性可調的方波信號，因此需要基于以上原理進行一些改進。圖4改進后的單電源供電的方波信號發生電路原理圖2.3.2方案改進將充放電過程設置為兩個不同回路可以有效實現對方波信號高低電平時間的控制，同時加入兩個二極管，使充放電回路各自單獨工作，不互相影響，同時，如果沒有偏置電壓的存在，那么在第一個放電過程中，V-端電壓將不能下降至V+=0V之下，電路將不能起振。如圖4所示，假設偏置電壓V1為2V，R1=R2=10K，D1、D2導通壓降為0.7V，分析可得，初始時刻運放輸出端電壓Vo近似為0，V+端分的電壓為偏置電壓的一半即1V左右，此時刻V-=0V，電路輸出Vo=VDD=5V，輸出5V瞬間，V+變為（VDD-V1）/2+V1=3.5V，同時輸出端經由D2-R3-C1回路進行充電，V-端電壓逐漸上升，當V-端電壓充至3.5V時刻，Vo=0V，V+重新變為1V，同時電容C1經由R4、D1回路開始放電過程，V-端電壓開始下降，V-端電壓下降至V+=1V之下瞬間，輸出電壓Vo重新變為VDD=5V，重復該過程，即可實現方波信號的輸出。值得注意的是，該電路中假設取V1=1V，那么在第一個放電過程中，V+=0.5V，由于D1二極管0.7V導通壓降的存在，V-端電壓最多降低至0.7V便會截止，這時無論如何電路都不將再進行后續電壓轉變過程，即電路將無法起振，因此，在設計過程中，應該滿足V+最小值要大于D1導通壓降。但是通過以上分析，可以發現，如果將R3和R4改為可調電位器，那么在運行過程中，方波的頻率和占空比將隨著某一個電位器阻值的變化而同時變化，這樣調試起來就比較麻煩，為了得到一個改變占空比時頻率固定，且可任意調節所需周期和占空比的方波信號，就需要借助單電源三角波信號和比較器來實現。2.4三角波信號發生電路設計2.4.1積分電路原理分析圖5積分電路原理圖如圖6所示，該部分電路主要由前級比較器和后級積分電路如圖5所示構成，關鍵在于對后級積分電路的分析。初始時刻，電容兩端電壓都近似為0V，電容看做短路，那么此時運放相當于接入了深度負反饋狀態，當輸入端輸入一個5V電壓時，根據運放虛短分析原則，V-=V+=0V，這時將有一個（Vin-V-）/Ri的恒定電流對電容進行充電，由于電流從輸入端流向輸出端且同時V-=0V恒定不變，已知對一個常值積分結果將線性變化，故Vo將輸出一個線性降低的負電壓值，當輸出端電壓下降至VEE=-12V時，電容充電完成，此時電容等同于斷路狀態，運放以比較器形式存在于電路中，由于V-此時等于輸入電壓5V>V+=0V，輸出電壓將穩定在-12V。圖6雙電源供電的三角波信號發生電路原理圖2.4.2雙電源供電的三角波發生電路原理分析假設U1的反向輸入端偏置電壓為0V，R1=20K，R2=10K，VDD=10V，VEE=-10V。初始時刻，由于運放U1失調電壓的存在，Vout1將直接輸出VDD=10V，與此同時，U1的V+將按照電阻分壓同步上升至3.3V左右；這時積分電路將按照虛短原則對積分電容進行恒流充電，Vout2開始輸出反向增加的負值電壓；通過圖示分析可知對U1而言，V+=[(Vout1-Vout2)R2]/(R1+R2)+Vout2，那么Vout2開始下降時，V+也會同時開始下降；V+下降至0V時刻，Vout1輸出變為0V，由V+等式可知，Vout1下降至0V將導致V+繼續下降，V+下降至小于0V時刻，Vout1輸出變為-10V；此時積分電容將經限流電阻1進行恒流放電，由于電容兩端壓差變小，U2的V-端為0V，故Vout2將開始上升；由U1的V+等式可知，只有Vout2上升至一個正值時，V+才可能等于0，此時Vout1=0V，Vout1繼續輸出一個10V正值時，便開始了以上過程的循環，這樣在Vout2輸出端就能得到一個兩極的三角波信號。圖7通過分析繪制的三角波電路波形波形分析如圖7所示。2.4.3三角波信號發生電路方案改進圖8改進后的單電源供電的三角波信號發生電路原理圖但由于此次設計采用單電源供電，且為了實現三角波上升下降時間可調也即鋸齒波的產生，將上述方案改進如圖8，記限流電阻1為R3，限流電阻2為R4，假設VDD=10V，R2=10K，R1=12K，V1=4V，V2=5V，運放為非軌對軌輸出運放。初始時刻，對U2使用虛短原則，則U2的V-=5V，對U1的同相輸入端電壓可表示為 (5)由于Vout1=0V，則上電瞬間，U2的V-=5V時，Vout2=5V，V+按照式(5)計算可得為2.7V；上電瞬間，Vout2=5V，按照虛斷原則，將有經由積分電容、限流電阻1、D2、Vout1=0的充電路徑形成，Vout2將持續上升；由U1的V+等式可知，隨著Vout2的上升，V+將同步上升，這個過程中Vout1始終保持零電位；當V+上升至超過V1=4V時，U1輸出電壓將由0V變為VDD=8.5V，由V+式(1)可知，此時V+將陡增；在Vout1上升過程中，U2的V-=5V和Vout1壓差不能保證D2開通時，對積分電容的充電回路將會截止，Vout1繼續上升至和V-=5V的壓差能使D1導通時，Vout2將開始下降。Vout2下降之初，由于Vout1仍然在上升中且增幅大于Vout2降幅，加之R1和R2電阻值比例影響，所以在Vout2下降伊始，V+將繼續上升一段，Vout1穩定至8.5V時，由V+等式知，V+將隨著Vout2的下降而下降。Vout2下降速度由（Vout1-V2）和限流電阻2的比值也即恒流放電電流大小決定，已知Vout1=8.5V，那么U1的V+端電壓需要下降至V1=4V時，就需要Vout2先下降至0.2V左右。當V+下降至V1=4V時刻，Vout1開始下降，Vout1下降至D1截止時，Vout2停止下降，Vout1繼續下降至D2開通時，Vout2將重新開始上升。由V+等式可知，Vout2上升之初，由于Vout1降幅大于Vout2增幅，加之R1和R2電阻值比例影響，V+仍然會繼續下降，直到Vout1下降至0V不變之后，V+才隨著Vout2的上升而上升。Vout1下降至0V后，V+將隨著Vout2的上升而上升，重復這個過程，這樣在Vout2端，將會輸出一個占空比可調的三角波信號。三角波最高最低點電壓分析：要分析三角波最高最低點電壓，就要抓住Vout1最低的同時Vout2最大的時刻以及Vout1最大的同時Vout2最小的時刻這兩個時刻，在這兩個時刻，Vout1都處于即將跳變的瞬間，工作在比較器形式的U1的同相輸入端電壓可以看做等于V1，那么三角波的最高點電壓表達式如式(6) (6)三角波最低點電壓公式推導如式(7)和式(8) (7) (8)三角波上升和下降時間公式如式（9）和式（10）所示 (9) (10)2.4.4正弦波信號發生電路方案由傅里葉變換可以得到，三角波中有基波以及奇次諧波和信號頻率相同，那么利用一個截止頻率在基波頻率和三次諧波頻率之間的低通濾波器如圖9，就可以濾除高次諧波。由于三角波的高次諧波幅值比同幅值方波要更低，同時為了輸出信號具有一定帶載能力，故采用有源濾波的方式。將濾波器放在三角波信號之后即可。記三角波函數Ui的峰值為Up，角頻率為ωT，將三角波進行傅里葉級數展開可得式（11）。 (11)根據傅里葉展開分析可得，圖9所示的有源低通濾波器截止頻率ω0應滿足式（12）。 (12)圖9低通濾波器電路圖3電路設計方案仿真驗證3.1仿真工具對所有電路設計方案的仿真驗證均在Multisim13.0軟件中進行，這款仿真軟件優勢在于數字和模擬電路原理特性級別的仿真，在國內使用非常普遍，可供查閱的資料也比較多，重視元器件的各方面參數，模型搭建相較于其他仿真軟件最接近實際情況，是本次仿真方案比較理想的工具。3.2仿真測試3.2.1單電源供電方波發生電路仿真測試在仿真軟件Multisim中對圖4改進方案進行仿真驗證，效果如圖10，通過改變充放電回路電阻阻值，方波信號頻率和占空比可實現調節，證明該改進方案理論驗證可行。圖10改進后的方波發生電路仿真效果圖3.2.2單電源供電三角波發生電路仿真測試在仿真軟件中按照圖8電路參數搭建仿真電路，結果如圖11。圖11仿真軟件中搭建的的單電源供電的三角波信號發生電路對上述分析過程進行仿真驗證，結果如圖12。圖12仿真軟件中的三角波發生電路波形仿真結果與分析結果一致。值得注意的是，該電路中，V1應該滿足大于V+的最小電壓和小于V+的最大電壓，分析如下。圖13仿真軟件中的三角波下降至最低值時波形當V1<V+min時，如圖13光標所示位置，此時Vout2下降至近似最低值，Vout1=8.5V，將U1同相輸入端電壓最大最小值表達式寫出。 (13) (14)若這時V1仍然小于V+min，Vout1將保持最大值不會下降，那么電容就無法從放電過程轉變為充電過程，V+不變，Vout2保持最低值不變，電路無法起振；由式(13)可得V+min=3.86V。現在將V1設置為3V<V+min，進行仿真驗證，如圖14所示，仿真結果與分析結果一致。圖14仿真軟件中V1<V+min時的三角波形圖15仿真軟件中三角波上升至最大值時的三角波形當V1>V+max時，如圖15光標所示位置，此時Vout2上升至近似最大值，Vout1=0V，由式(5)可知，若這時V1仍然大于V+max，Vout1將保持最小值附近不會上升，那么電容就無法從充電過程轉變為放電過程，V+不變，Vout2保持最大值不變，電路無法起振；由式(14)可得V+max=4.64V，現將V1設置為5V>V+max，進行仿真驗證，結果如圖16，仿真結果與分析結果一致。圖16仿真軟件中V1>V+max時的三角波形V2應該大于D2的導通壓降，否則初始時刻，電容就無法進行充電升壓，V+也就不會上升，比較器無法工作，電路將不能正常運行。4電路板繪制4.1原理圖依據上文中的分析和電路圖的設計，在EDA軟件之一的AD中創建工程進行原理圖和PCB繪制，原理圖繪制如圖17。圖17EDA軟件中繪制的方波發生和三角波發生電路原理圖圖18EDA軟件中繪制的雙電源正弦波發生電路原理圖如圖18所示，運放需要雙電源供電時，就需要額外考慮負壓的產生問題，這里依托已經設計完成的正電壓DCDC電路方案，將原有電路中的芯片接地部分全部接為負電壓輸出，將原有正電壓輸出端接為現在電路的地，這樣就能比較簡便地得到一個需要的負電壓輸出；值得注意的是，此時芯片的輸入端和公共端壓差就不再是電源對地電壓，而是電源對輸出負電壓的壓差，芯片承受的壓差要大于正電壓輸出時的情況，要考慮芯片的輸入電壓范圍是否足夠，這里運算放大器最大輸入電壓為正負5.5V，芯片采用12V供電時，兩端最大壓差為12+5.5=17.5V，這個電壓值完全在芯片輸入電壓范圍內，故此方案完全可行。4.2PCB4.2.1電源部分布局根據信號和電源完整性理論以及數據手冊給出的布局建議如圖19。圖19數據手冊中的電源芯片布局建議把等效電阻值較低的MLCC電容連接到電源輸入引腳。要將由濾波電容、電源輸入引腳和芯片接地引腳組成的環路大小做到最小。并將濾波電容盡可能靠近電源輸入引腳放置。芯片腹部下方PCB外層要有接地的導體部分，用于連接到DAP的外露區進行散熱。使用過孔將該接地區域連接至任何內部接地平面。在輸入和輸出濾波電容器的接地側也使用附加過孔。必須將GND引腳連接至器件下方的接地區域，從而綁定至PCB的地。開關管引腳要連接至電感、續流二極管和自舉電容。因為開關管引腳會帶來比較大的噪聲，那么電感就盡量靠近PH引腳，PCB連接也應寬而短來防止噪聲在PCB上的傳遞。續流二極管也必須放置在靠近芯片的位置來減小輸出電流環路面積，因為包圍在環路中的器件工作將會受到噪聲干擾。在開關節點和BOOT引腳之間連接自舉電容，如圖19所示。使用電阻分壓將VOUT走線連接至VSENSE引腳，可以調節輸出電壓大小。此走線布置得不應該離PH走線太近。自舉電容要盡可能靠近芯片放置，減小導體走線長度。所示的元件放置和連接可以很好地工作，但其他連接布線也可能有效。如圖19所示，在VOUT走線和GND之間連接輸出濾波電容。重要的是保持開關管引腳、電感、輸出電容