PAGE共5頁第2頁學(xué)號姓名學(xué)號姓名密封線一、名詞解釋：體效應(yīng)MCM(10分)體效應(yīng)：由于MOSFET的襯底與源端未連接在一起，而引起的閾值電壓的變化叫做體效應(yīng)。MCM：MCM（Multi-Chip-Module）多芯片組件即是當(dāng)前微組裝技術(shù)的代表技術(shù)。MCM技術(shù)將多個裸片形式的集成電路芯片和其他片式元器件組裝在一塊多層互連基板上，然后，封裝在一個外殼內(nèi)，組成一個具有設(shè)計復(fù)雜功能的電路模塊。二、說明MOSFET噪聲的來源、成因及減小的方法。(10分)噪聲來源：熱噪聲和閃爍噪聲。熱噪聲是由溝道內(nèi)載流子的無規(guī)則熱運動造成的，可通過增加MOS管的柵寬和偏置電流減少熱噪聲。閃爍噪聲是由溝道處二氧化硅與硅界面上電子的充放電引起的，增加?xùn)砰L柵寬可降低閃爍噪聲。三、證明下圖中NMOS放大器電壓增益表達式為：，其中（W/L）1和（W/L）2分別表示M1和M2的寬長比。（10分）AVE=Gm1*RL=Gm1/Gm2四、對于下述的CMOS運放電路按照圖中所給的尺寸和數(shù)值，編寫完整的SPICE輸入文件,執(zhí)行交流小信號分析。假定在C盤上有庫文件ami06.lib，其內(nèi)容簡略如下所示（Cc可用理想電容代替）（15分）.LIBami06.MODELami06NNMOS(LEVEL=11VERSION=3.1TNOM=27TOX=1.4E-8XJ=1.5E-7NCH=1.7E17VTH0=0.6586834K1=0.9091227……………..).MODELami06PPMOS(LEVEL=11VERSION=3.1TNOM=27TOX=1.4E-8XJ=1.5E-7NCH=1.7E17VTH0=-0.9728505K1=0.5231383……………..).ENDLami06五、作圖說明Latch-up效應(yīng)產(chǎn)生的原因，并簡述防止Latch-up效應(yīng)的方法。（15分）標(biāo)準(zhǔn)CMOS工藝的器件結(jié)構(gòu)隱含著一個PNPN閂鎖夾層，寄生了一個水平NPN晶體管和垂直PNP晶體管，形成寄生效應(yīng)的等效電路圖。Latch-Up效應(yīng)在正常條件下，該結(jié)構(gòu)中所有的PN結(jié)都處于反偏狀態(tài)，因此兩個寄生雙極型晶體管都不導(dǎo)通，對電路的正常工作沒有影響。但如果由于某種原因使得兩個晶體管進入有源工作區(qū)，所示電路又形成一個很強的正反饋，則寄生雙極型晶體管將導(dǎo)通大量的電流，致使電路無法正常工作，這種現(xiàn)象被稱為Latch-Up效應(yīng)。為了防止Latch-Up效應(yīng)，常用的辦法是在版圖設(shè)計時，盡可能減小電阻R1、R2的阻值和兩個雙極型晶體管的電流放大倍數(shù)。六、用Verilog語言編寫比較器和選擇器的程序。（15分）比較器modulecompare_n(X,Y,XGY,XSY,XEY);input[width-1,0]X,Y;outputXGY,XSY,XEY;regXGY,XSY,XEY;parameterwidth=8;always@(XorY)beginif(X==Y)XEY=1;elseXEY=0;if(X>Y)XGY=1;elseXGY=0;if(X<Y)XSY=1;elseXSY=0;endendmodule選擇器modulemux_2(out,a,b,sel);inputa,b,sel;outputout;regout;always@(aorborsel)begincase(sel)1’b1:out=a;1’b0:out=b;Default:out=’bx;endcaseendendmodule七、如下圖所示為一電阻的示意圖。已知該電阻的方塊電阻值為150Ω/Square，每個接觸孔電阻45Ω，L=20u，W=5u。請估算該電阻值大小。（10分）R=150*L/W+45*2/3=630八、版圖設(shè)計中元件布局布線方面有哪些注意事項？(15分)（1）金屬連線的寬度是版圖設(shè)計必須考慮的問題。 （2）應(yīng)確保電路中各處電位相同。芯片內(nèi)部的電源線和地線應(yīng)全部連通，對于襯底應(yīng)該保證良好的接地。 （3）對高頻