集成電路設計（第4版） 課件9-2 基準電壓源_第1頁
集成電路設計（第4版） 課件9-2 基準電壓源_第2頁
集成電路設計（第4版） 課件9-2 基準電壓源_第3頁
集成電路設計（第4版） 課件9-2 基準電壓源_第4頁
集成電路設計（第4版） 課件9-2 基準電壓源_第5頁
已閱讀5頁，還剩3頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1第九章模擬集成電路基本單元9.1電流源電路

9.2基準電壓源9.3單端反相放大器

9.4差分放大器9.5運算放大器9.6振蕩器29.2基準電壓源圖9.9三管能隙基準源由圖可見：I2R3＝VBE1－VBE2＝

VBE

所以：此電路的輸出基準電壓VREF為：其中：（9.14）（9.15）（9.12）（9.13）9.2.1雙極型三管能隙基準源3將式（9.15）代入式（9.14）可得：由上式知，利用等效熱電壓VT的正溫度系數和VBE的負溫度系數相互補償，可使輸出基準電壓的溫度系數接近為零。由文獻知：.（9.16）（9.17）式中Vg0＝1.205V，是溫度為0K時的硅外推能隙電壓；n為常數，其值與晶體管的制作工藝有關；T0為參考溫度。

4

將式（9.17）代入式（9.16）并令，即T=T0時，使基準電壓的溫度系數為0，可得：實際上nkT0/q<<Vg0，于是：這說明在選定參考溫度T0后，只要適當設計R2/R3和J1/J2，即可使在該溫度下基準電壓的溫度系數接近零。由于這種溫度系數為零的基準電壓，其值接近于材料的能隙電壓Vg0，所以稱為能隙基準源。(9.18)(9.19)5假設Q1，Q2的幾何尺寸相同，晶體管的βF較大，則：由圖9.9可見：I1R1＋VBE1＝VREF＝I2R2+VBE3

所以：I1R1≈I2R2

代入式（9.18）可得：

由于在工藝上VBE值和電阻的比值都較易控制，所以這類電源的輸出基準電壓可調得較準。(9.20)6

當MOS器件在極小電流下工作時，柵極下方呈現的溝道相當薄，包含的自由載流子非常少。器件的這一工作區域被稱為弱反型或亞閾值區。

可以利用工作在亞閾值區的CMOS構成基準電壓源。9.2.2MOS基準電壓源工作在亞閾值區的NMOS晶體管，當漏源電壓大于幾個熱電勢VT（＝kT/q）時，其電流可以表示為：（9.21）由此式，我們可以得到：（9.22）在式9.21和9.22中，B為常數，n為工藝所決定的參數，具有正溫度系數，約為＋0.0015/℃。7（8.6）利用MOS器件在正閾值區的電流、電壓的指數關系，采用圖9.10所示的結構，可以得到正溫度系數的ΔV（9.23）圖9.10電壓差與溫度成正比的結構圖9.11溫度補償CMOS基準電壓電路8圖9.11的電路結構，其負溫漂源是VBE，VBE的溫度系數為-2mV/℃。圖中連接成二極管結構的NPN晶體管是由CMOS結構中的n+摻雜區（NMOS的源漏摻雜）做發射區，P阱為基區，N型襯底為集電區的寄生雙極晶體管。

如果M1、M2的尺寸相同，則為獲得ΔV必須使它們的VGS不同即電流不相同。從電路結構可得：（9.24

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論