教學內容§6.1

概述§6.2

時序邏輯電路的分析方法§6.3

若干常用的時序邏輯電路§6.4時序邏輯電路的設計方法

教學要求一.重點掌握的內容：（1）時序邏輯電路的概念及電路結構特點；（2）同步時序電路的一般分析方法；（3）同步計數器的一般分析方法；（4）會用置零法和置數法構成任意進制計數器。（5）同步時序邏輯電路設計方法。二.一般掌握的內容：（1）同步、異步的概念，電路現態、次態、有效狀態、無效狀態、有效循環、無效循環、自啟動的概念，寄存的概念；6.1概述

一、組合電路與時序電路的區別1.組合電路：電路的輸出只與電路的輸入有關，與電路的前一時刻的狀態無關。2.時序電路：電路在某一給定時刻的輸出取決于該時刻電路的輸入還取決于前一時刻電路的狀態由觸發器保存時序電路：組合電路+觸發器電路的狀態與時間順序有關

時序電路在任何時刻的穩定輸出，不僅與該時刻的輸入信號有關，而且還與電路原來的狀態有關。構成時序邏輯電路的基本單元是觸發器。

二、時序邏輯電路的分類：按動作特點可分為同步時序邏輯電路異步時序邏輯電路所有觸發器狀態的變化都是在同一時鐘信號操作下同時發生。觸發器狀態的變化不是同時發生。按輸出特點可分為米利型時序邏輯電路穆爾型時序邏輯電路輸出不僅取決于存儲電路的狀態，而且還決定于電路當前的輸入。輸出僅決定于存儲電路的狀態，與電路當前的輸入無關。三、時序邏輯電路的功能描述方法邏輯方程組狀態表卡諾圖狀態圖時序圖邏輯圖

特性方程：描述觸發器邏輯功能的邏輯表達式。驅動方程：（激勵方程）觸發器輸入信號的邏輯表達式。時鐘方程：控制時鐘CLK的邏輯表達式。狀態方程：（次態方程）次態輸出的邏輯表達式。驅動方程代入特性方程得狀態方程。輸出方程：輸出變量的邏輯表達式。1.邏輯方程組2.狀態表反映輸出Z、次態Q*與輸入X、現態Q之間關系的表格。3.狀態圖反映時序電路狀態轉換規律，及相應輸入、輸出取值關系的圖形。箭尾：現態箭頭：次態標注：輸入／輸出4.時序圖

時序圖又叫工作波形圖，它用波形的形式形象地表達了輸入信號、輸出信號、電路的狀態等的取值在時間上的對應關系。

這四種方法從不同側面突出了時序電路邏輯功能的特點，它們在本質上是相同的，可以互相轉換。電路圖時鐘方程、驅動方程和輸出方程狀態方程狀態圖、狀態表時序圖15時序電路的分析步驟：46.2時序邏輯電路的分析方法2將驅動方程代入特性方程判斷電路邏輯功能,檢查自啟動3計算幾個概念有效狀態：在時序電路中，凡是被利用了的狀態。有效循環：有效狀態構成的循環。無效狀態：在時序電路中，凡是沒有被利用的狀態。無效循環：無效狀態若形成循環，則稱為無效循環。自啟動：在CLK作用下，無效狀態能自動地進入到有效循環中，則稱電路能自啟動，否則稱不能自啟動。例6.2.1解:①寫方程組驅動方程同步時序電路，時鐘方程省去。輸出方程②求狀態方程將驅動方程代入JK觸發器的特性方程中得電路的狀態方程:③計算、列狀態轉換表畫狀態轉換圖000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y④作時序圖⑤說明電路功能這是一個同步七進制加法計數器，能自啟動。000001001011001011011000例6.2.3解:①寫方程式驅動方程代入D觸發器的特性方程，得到電路的狀態方程輸出方程②求狀態方程輸入

現態

次態輸出AY000101011000001011110111100111100001110001000100③計算、列狀態轉換表輸入

現態

次態輸出AY000101011000001011111101100111100001110001100000畫狀態轉換圖電路狀態轉換方向00011011轉換條件0/0A/YQ2Q10/10/00/01/01/01/11/0④作時序圖⑤說明電路功能A=0時是二位二進制加法計數器；A=1時是二位二進制減法計數器。0111100110016.3若干常用的時序邏輯電路寄存器和移位寄存器一、寄存器

在數字電路中，用來存放二進制數據或代碼的電路稱為寄存器。

寄存器是由具有存儲功能的觸發器組合起來構成的。一個觸發器可以存儲1位二進制代碼，存放n位二進制代碼的寄存器，需用n個觸發器來構成。同步觸發器構成4位寄存器邊沿觸發器構成（1）清零。，異步清零。即有：（2）送數。時，CLK上升沿送數。即有：（3）保持在、CLK上升沿以外時間，寄存器內容將保持不變。二、移位寄存器單向移位寄存器0010010011110110101

經過4個CLK信號以后，串行輸入的4位代碼全部移入寄存器中，同時在4個觸發器輸出端得到并行輸出代碼。

首先將4位數據并行置入移位寄存器的4個觸發器中，經過4個CP,4位代碼將從串行輸出端依次輸出，實現數據的并行－串行轉換。單向移位寄存器具有以下主要特點：（1）單向移位寄存器中的數碼，在CLK脈沖操作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進制代碼。n個CLK脈沖即可完成串行輸入工作，此后可從Q0～Qn-1端獲得并行的n位二進制數碼，再用n個CLK脈沖又可實現串行輸出操作。（3）若串行輸入端狀態為0，則n個CLK脈沖后，寄存器便被清零。雙向移位寄存器2片74LS194A接成8位雙向移位寄存器Q0Q1Q2Q3

DIRD0D1D2D3DIL

RDS1S0CLK74LS194用雙向移位寄存器74LS194組成節日彩燈控制電路+5V+5VS1=0,S0=1右移控制+5VCLK1秒Q=0時LED亮清0按鍵1k

二極管發光LEDQ0Q1Q2Q3

DIRD0D1D2D3DIL

RDS1S0CLK74LS194本節小結：

寄存器是用來存放二進制數據或代碼的電路，是一種基本時序電路。任何現代數字系統都必須把需要處理的數據和代碼先寄存起來，以便隨時取用。本節小結：

寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫鞯臄祿荒懿⑿休斎搿⒉⑿休敵?。移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移，數據可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、串行輸出，串行輸入、并行輸出。

寄存器的應用很廣，特別是移位寄存器，不僅可將串行數碼轉換成并行數碼，或將并行數碼轉換成串行數碼，還可以很方便地構成移位寄存器型計數器和順序脈沖發生器等電路。本節小結：計數器

在數字電路中，能夠記憶輸入脈沖個數的電路稱為計數器。分類：按計數器中觸發器是否同時翻轉同步計數器異步計數器按計數器中的數字增減加法計數器減法計數器可逆計數器按計數器容量二進制計數器N進制計數器十進制計數器計數器二進制計數器十進制計數器N進制計數器加法計數器同步計數器異步計數器減法計數器可逆計數器加法計數器減法計數器可逆計數器二進制計數器十進制計數器N進制計數器······n位二進制同步加法計數器的電路連接規律：驅動方程輸出方程一、同步計數器279頁圖6.3.104位二進制同步加法計數器

若計數脈沖頻率為f0，則Q0、Q1、Q2、Q3端輸出脈沖的頻率依次為f0的1/2、1/4、1/8、1/16。因此又稱為分頻器。4位集成二進制同步加法計數器74LS161/163同步預置數控制端數據輸入端異步復位端工作狀態控制端進位輸出(a)引腳排列圖4位同步二進制計數器74161功能表74161具有異步清零和同步置數功能.（含C）4位同步二進制計數器74163功能表74163具有同步清零和同步置數功能.74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式。驅動方程輸出方程n位二進制同步減法計數器的連接規律：284頁圖6.3.154位集成二進制同步可逆計數器74LS191預置數控制端使能端加／減控制端串行時鐘輸出4位同步二進制可逆計數器74LS191功能表74LS191具有異步置數功能.111011101110001000100雙時鐘加/減計數器74LS19374LS193具有異步清零和異步置數功能.2、同步十進制計數器同步十進制加法計數器:在同步二進制加法計數器基礎上修改而來.

同步十進制加法計數器74LS160與74LS161邏輯圖和功能表均相同,所不同的是74LS160是十進制而74LS161是十六進制。

同步十進制可逆計數器也有單時鐘和雙時鐘兩種結構形式。屬于單時鐘的有74LS190等，屬于雙時鐘的有74LS192等。74LS190與74LS191邏輯圖和功能表均相同；74LS192與74LS193邏輯圖和功能表均相同。二、異步計數器1、異步二進制計數器3位異步二進制加法計數器觸發器為下降沿觸發，Q0接CLK1,Q1接CLK2。若上升沿觸發，則應Q0′接CLK1,Q1′接CLK2。3位異步二進制減法計數器觸發器為下降沿觸發，接CLK1,接CLK2。若上升沿觸發，則應接CLK1,接CLK2。2、異步十進制計數器異步二－五－十進制計數器74LS290置0端置9端

若計數脈沖由CLK0端輸入，輸出由Q0端引出，即得到二進制計數器；若計數脈沖由CLK1端輸入，輸出由Q1～Q3引出，即是五進制計數器；若將CLK1與Q0相連，同時以CLK0為輸入端，輸出由Q0~Q3引出，則得到8421碼十進制計數器。74LS290功能表缺點：（1）工作頻率較低；（2）在電路狀態譯碼時存在競爭－冒險現象。異步計數器特點優點：結構簡單三、任意進制計數器的構成方法

利用現有的N進制計數器構成任意進制（M）計數器時，如果M<N，則只需一片N進制計數器；如果M>N，則要多片N進制計數器。實現方法置零法（復位法）置數法（置位法）置零法：適用于有清零輸入端的集成計數器。原理是不管輸出處于哪一狀態，只要在清零輸入端加一有效電平電壓，輸出會立即從那個狀態回到0000狀態，清零信號消失后，計數器又可以從0000開始重新計數。

置數法：適用于具有預置功能的集成計數器。對于具有預置數功能的計數器而言，在其計數過程中，可以將它輸出的任意一個狀態通過譯碼，產生一個預置數控制信號反饋至預置數控制端，在下一個CLK脈沖作用后，計數器會把預置數輸入端D0D1D2D3的狀態置入輸出端。預置數控制信號消失后，計數器就從被置入的狀態開始重新計數。例6.3.2解：置零法74LS160具有異步清零功能Q3Q2Q1Q00000000100100011010001010110當M<N時，一片N進制計數器即可實現11CLK110

當計數器記成Q3Q2Q1Q0＝0110時，與非門輸出低電平信號給端，將計數器置零。置零信號不是一個穩定的狀態,持續時間很短，有可能導致電路誤動作。改進電路置數法74LS160具有同步置數功能Q3Q2Q1Q000000001001000110100010111CLK110LD′=0后，還要等下一個CLK信號到來時才置入數據，而這時LD′=0的信號以穩定地建立了，提高了可靠性。Q3Q2Q1Q00000000100100011010001010110011110001001Q3Q2Q1Q000000001001000110100100111CLK1011100例:用集成異步二—五—十進制計數器74LS290接成六進制計數器（模六）。（不用其他元件）。已知74LS290的邏輯示意圖和功能表。74LS290功能表Q3Q2Q1Q00000000100100011010001010110

首先將74LS290接成8421BCD碼的十進制計數器，即將CLK1與Q0相連，CLK0作為外部計數脈沖CLK。置零法構成六進制74LS290具有異步清零功能以下電路連接是否正確？警告:切不可將輸出端相互短路！！這樣接是正確的。置9法構成六進制Q3Q2Q1Q000000001001000110100100174LS290具有異步置9功能0101P350題6.17解：當Q2＝Q1=1時，S91=S92=1,74LS290實現置9功能。畫狀態轉換圖如下：這是一個七進制計數器當M>N時，需用多片N進制計數器組合實現串行進位方式、并行進位方式、整體置零方式、整體置數方式

若M可分解為M=N1×N2(N1、N2均小于N），可采用連接方式有：

若M為大于N的素數，不可分解，則其連接方式只有：整體置零方式、整體置數方式串行進位方式：以低位片的進位信號作為高位片的時鐘輸入信號。并行進位方式：以低位片的進位信號作為高位片的工作狀態控制信號。整體置零方式：首先將兩片N進制計數器按最簡單的方式接成一個大于M進制的計數器，然后在計數器記為M狀態時使RD′=0，將兩片計數器同時置零。整體置數方式：首先將兩片N進制計數器按最簡單的方式接成一個大于M進制的計數器，然后在某一狀態下使LD′=0，將兩片計數器同時置數成適當的狀態，獲得M進制計數器。例6.3.3

用兩片同步十進制計數器接成百進制計數器.解：①并行進位方式②串行進位方式例6.3.4

用兩片74LS160接成二十九進制計數器.解：①整體置零方式②整體置數方式6.4時序邏輯電路的設計方法根據設計要求畫原始狀態圖最簡狀態圖畫電路圖檢查電路能否自啟動1246選觸發器，求時鐘、輸出、狀態、驅動方程5狀態分配3化簡設計步驟:確定輸入、輸出變量及狀態數2n-1<M≤2n例6.4.1

設計一個帶有進位輸出端的十三進制計數器.解：該電路不需輸入端,有進位輸出用C表示，規定有進位輸出時C=1，無進位輸出時C=0。十三進制計數器應該有十三個有效狀態，分別用S0、