MOOC數(shù)字邏輯設計及應用-電子科技大學中國大學慕課答案隨堂測試題1、問題：本課程的先進性主要體現(xiàn)在哪些方面？選項：A、硬件B、軟件C、元器件D、方法正確答案:【元器件#方法】數(shù)字系統(tǒng)的優(yōu)越性1、問題：數(shù)字系統(tǒng)的優(yōu)越性主要表現(xiàn)在：選項：A、結果再現(xiàn)性B、精度更高C、易于設計D、可編程性正確答案:【結果再現(xiàn)性#精度更高#易于設計#可編程性】隨堂測驗1、問題：FPGA的含義是什么？選項：A、可編程陣列邏輯B、可編程邏輯器件C、復雜可編程邏輯器件D、現(xiàn)場可編程門陣列正確答案:【現(xiàn)場可編程門陣列】最基本的組合電路器件1、問題：通常定義的中規(guī)模集成電路包含門的個數(shù)是：選項：A、1-20B、20-200C、200-2000D、2000-10000正確答案:【20-200】2、問題：最基本的組合電路器件有：選項：A、與門B、或門C、與非門D、非門正確答案:【與門#或門#非門】3、問題：最基本的時序電路器件有：選項：A、寄存器B、鎖存器C、計數(shù)器D、觸發(fā)器正確答案:【鎖存器#觸發(fā)器】隨堂測驗1、問題：完成下面的數(shù)制轉換：（9E.7A）16=（?）2選項：A、10011110.1101010?B、10011010.01111011C、10011110.01111010D、10001110.01111100正確答案:【10011110.01111010】2、問題：完成下面的數(shù)制轉換：（36.5C）16=（?）8選項：A、00110110.01011100B、66.27C、152.56D、33.134正確答案:【66.27】3、問題：完成下面的數(shù)制轉換：（2851）10=（?）16選項：A、D35B、C26C、B37D、B23正確答案:【B23】隨堂測驗1、問題：十進制數(shù)（+25）的8位符號-數(shù)值碼、二進制反碼、二進制補碼分別是：選項：A、00011001，01100110，01100111B、00011001，01100111，01100110C、00011001，00011001，00011001D、00011001，11100110，11100111正確答案:【00011001，00011001，00011001】2、問題：十進制數(shù)（-42）的8位符號-數(shù)值碼、二進制反碼、二進制補碼分別是：選項：A、10101010，10101011，10101100B、10101010，11010101，11010110C、10101010，11010110，11010101D、10101010，11010111，11010110正確答案:【10101010，11010101，11010110】隨堂測驗1、問題：下面8位二進制補碼數(shù)相加時發(fā)生溢出的是：選項：A、10111111+11011111B、11001100+10101010C、01011101+00110001D、11101001+10101100正確答案:【11001100+10101010#01011101+00110001】隨堂測驗1、問題：（1001011000100011.10000111）8421BCD碼對應的2421BCD碼是：選項：A、1111011000100011.11101101B、1111011010000011.11100111C、1001011010000011.10001101D、1111110000100011.11101101正確答案:【1111110000100011.11101101】2、問題：十進制數(shù)（2743.85）10轉換成的余3碼是：選項：A、0010011101000011.10000101B、1000011101000011.11100101C、0101101001110110.10111000D、0101101101000011.10101100正確答案:【0101101001110110.10111000】隨堂測驗1、問題：二進制數(shù)：（10010111）2轉換成格雷碼為：（？）Gray選項：A、11011110B、10011001C、11011100D、11011010正確答案:【11011100】第1、2章單元測驗1、問題：十進制數(shù)120對應的二進制數(shù)是：選項：A、111000B、1111000C、1110110D、1111010正確答案:【1111000】2、問題：十進制數(shù)16.68對應的十六進制數(shù)是：選項：A、10.BAB、12.CDC、11.EFD、10.AE正確答案:【10.AE】3、問題：十進制數(shù)38.75對應的8421BCD碼是：選項：A、111000.01110101B、00111000.01110101C、111000.01010111D、00110111.01100100正確答案:【00111000.01110101】4、問題：十進制數(shù)+45對應的二進制補碼是：選項：A、10101101B、00010110C、00101101D、10110110正確答案:【00101101】5、問題：十進制數(shù)-47對應的二進制補碼是：選項：A、11010001B、11010101C、11010011D、10100110正確答案:【11010001】6、問題：十進制數(shù)178.5對應的余3碼是：選項：A、000101111000.0101B、010001111000.0101C、010010101011.1000D、010010101110.1001正確答案:【010010101011.1000】7、問題：十進制數(shù)22.37對應的二進制數(shù)是：選項：A、10110.0101111B、10010.01011C、10110.11010D、10010.010110正確答案:【10110.0101111】8、問題：二進制數(shù)100110.11對應的十六進制數(shù)是：選項：A、92.3B、26.6C、46.3D、26.C正確答案:【26.C】9、問題：二進制數(shù)01000010對應的格雷碼是：選項：A、10001100B、01110011C、01100011D、10110011正確答案:【01100011】10、問題：二進制數(shù)101111.0111對應的八進制數(shù)是：選項：A、233.23B、57.34C、274.26D、236.34正確答案:【57.34】11、問題：兩個二進制數(shù)的補碼相加，有溢出的是：選項：A、01001110+00100011B、01000011+01001000C、11010111+11001000D、10101111+11001111正確答案:【01000011+01001000#10101111+11001111】12、問題：與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在：選項：A、穩(wěn)定可靠B、精度更高C、易于設計D、速度更快正確答案:【穩(wěn)定可靠#精度更高#易于設計】13、問題：構成數(shù)字電路最基本的器件主要有：選項：A、加法器B、門電路C、觸發(fā)器D、計數(shù)器正確答案:【門電路#觸發(fā)器】14、問題：數(shù)字設計的層次主要有：選項：A、IC制造過程級B、晶體管級C、門電路結構級D、邏輯設計級正確答案:【IC制造過程級#晶體管級#門電路結構級#邏輯設計級】15、問題：二進制加法運算包含的輸入、輸出變量有：選項：A、進位輸入:CinB、進位輸出CoutC、本位差:DD、本位和:S正確答案:【進位輸入:Cin#進位輸出Cout#本位和:S】3.1隨堂測試1、問題：數(shù)字信號的主要特點是選項：A、用于表達數(shù)量大小B、只有有限個取值狀態(tài)C、只在離散時刻變化D、主要用于數(shù)學運算正確答案:【只有有限個取值狀態(tài)#只在離散時刻變化】2、問題：數(shù)字系統(tǒng)的特點是選項：A、一定可以由邏輯系統(tǒng)構成B、一個輸入狀態(tài)可能對應多個輸出狀態(tài)C、多個輸入狀態(tài)可能對應相同的輸出狀態(tài)D、一定可以完成對數(shù)字的算數(shù)運算正確答案:【一定可以由邏輯系統(tǒng)構成#一個輸入狀態(tài)可能對應多個輸出狀態(tài)#多個輸入狀態(tài)可能對應相同的輸出狀態(tài)】3、問題：下列真值表中，表達基本邏輯運算的有選項：A、B、C、D、正確答案:【#】4、問題：下列邏輯符號中，哪些為基本邏輯單元選項：A、B、C、D、正確答案:【#】5、問題：下列哪些單元為基本邏輯單元選項：A、INVB、NAND2C、NOR3D、AND2正確答案:【INV#AND2】3.2隨堂測驗1、問題：電路結構如下圖所示，該電路實現(xiàn)的邏輯單元為選項：A、INVB、NAND2C、BUFFERD、OR2正確答案:【BUFFER】2、問題：電路結構如下圖所示，該電路實現(xiàn)的邏輯單元為選項：A、AND2B、NAND2C、BUFFERD、NOR2正確答案:【NOR2】3、問題：一個CMOS器件由4個MOS器件構成，它可能是選項：A、NAND2B、AND2C、INVD、BUFFER正確答案:【NAND2#BUFFER】4、問題：下列關于開關電路的說法，哪些是正確的選項：A、開關電路完全由受輸入狀態(tài)控制的開關構成B、輸入高電平使開關接通，低電平使開關斷開C、輸出通過開關連接電源和接地，獲取高電平或低電平D、不能將開關電路中所有開關都接通正確答案:【開關電路完全由受輸入狀態(tài)控制的開關構成#輸出通過開關連接電源和接地，獲取高電平或低電平#不能將開關電路中所有開關都接通】5、問題：下列關于CMOS電路的說法，哪些是正確的選項：A、NMOS開關可用于輸出獲取高電平的連接B、NMOS開關只用于輸出獲取低電平的連接C、MOS開關良好導通時，G與S的狀態(tài)一定相反D、MOS開關良好導通時，G與D的狀態(tài)可能相同正確答案:【NMOS開關只用于輸出獲取低電平的連接#MOS開關良好導通時，G與S的狀態(tài)一定相反】3.3隨堂測驗1、問題：下圖電路實現(xiàn)的邏輯運算是選項：A、y=a.(b+c)’B、y=(a.(b+c))’C、y=a+b.c’D、y=(a+b.c)’正確答案:【y=(a.(b+c))’】2、問題：下圖電路實現(xiàn)的邏輯運算是選項：A、y=(a+b).(c+d)B、y=(a.b+c.d)’C、y=a.b+c.dD、y=((a+b).(c+d))’正確答案:【y=(a+b).(c+d)】3、問題：下圖電路實現(xiàn)的邏輯運算是選項：A、y=a.(b+c)’B、y=(a.b+c)’C、y=a.b+c’D、y=(a+b.c)’正確答案:【y=(a.b+c)’】4、問題：下列說法中哪些是正確的？選項：A、在CMOS結構中，當2個輸入控制的NMOS器件構成串聯(lián)時，這2個變量控制的PMOS器件一定是并聯(lián)B、在CMOS基本結構中，每個輸入一定控制2個MOS器件C、CMOS結構形成的NAND4中，所有PMOS器件都形成串聯(lián)D、連接有上拉電阻的開路門單元的可能輸出狀態(tài)為高阻態(tài)、低電平狀態(tài)和高電平狀態(tài)正確答案:【在CMOS結構中，當2個輸入控制的NMOS器件構成串聯(lián)時，這2個變量控制的PMOS器件一定是并聯(lián)#在CMOS基本結構中，每個輸入一定控制2個MOS器件】5、問題：采用CMOS結構實現(xiàn)下列邏輯運算時，哪些需要使用8個MOS晶體管選項：A、y=(a+b.c)’B、y=a+b+cC、y=a+b+c’D、y=a‘+b正確答案:【y=a+b+c#y=a‘+b】3.4隨堂測驗1、問題：當電源為5V時，若CMOS反相器的輸入電壓為3V，輸出電壓的可能值為選項：A、1VB、2VC、3VD、4V正確答案:【1V】2、問題：若CMOS單元的設計指標為：輸入高電平最小值2.8V輸入低電平最大值2.3V輸出高電平最小值3.9V輸出低電平最大值0.7V則高電平噪聲容限為選項：A、0.5VB、1.1VC、1.6VD、2.1V正確答案:【1.1V】3、問題：若CMOS單元的設計指標為：輸入高電平最小值2.8V輸入低電平最大值2.3V輸出高電平最小值3.9V輸出低電平最大值0.7V則低電平噪聲容限為選項：A、0.5VB、1.1VC、1.6VD、2.1V正確答案:【1.6V】4、問題：設電壓單位為V，電流單位為mA，電阻單位為歐姆。當使用5V電源時，若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，NMOS導通電阻為100，PMOS導通電阻為150，則高電平驅動能力為選項：A、33.3B、20C、14.7D、13.3正確答案:【13.3】5、問題：設電壓單位為V，電流單位為mA，電阻單位為歐姆。采用5V電源時，若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，高電平驅動能力為8mA，低電平驅動能力為10mA，則NMOS導通電阻為選項：A、275B、250C、220D、200正確答案:【220】3.5隨堂測驗1、問題：下列說法中，哪些是正確的選項：A、在同一芯片上制作大量晶體管就稱為集成電路B、CMOS邏輯單元完全由晶體管在電路板上連接構成C、集成電路需要晶體管連接形成功能單元后再進行封裝D、集成電路的對等性設計要求各邏輯單元的高電平驅動能力與低電平驅動能力相同正確答案:【集成電路需要晶體管連接形成功能單元后再進行封裝#集成電路的對等性設計要求各邏輯單元的高電平驅動能力與低電平驅動能力相同】2、問題：下列說法中，哪些是錯誤的選項：A、對CMOS結構的NAND3，若每個MOS器件的導通電阻完全相同，當高電平容限與低電平容限相同時，高電平驅動能力與低電平驅動能力相同B、對CMOS結構的NAND3，若每個MOS器件的導通電阻完全相同，當高電平容限與低電平容限相同時，高電平驅動能力是低電平驅動能力的3倍C、對CMOS結構的NAND3，若每個MOS器件的導通電阻完全相同，當高電平容限與低電平容限相同時，低電平驅動能力是高電平驅動能力的3倍D、對CMOS結構的NOR3，若每個MOS器件的導通電阻完全相同，當高電平容限與低電平容限相同時，高電平驅動能力是低電平驅動能力的3倍正確答案:【對CMOS結構的NAND3，若每個MOS器件的導通電阻完全相同，當高電平容限與低電平容限相同時，高電平驅動能力與低電平驅動能力相同#對CMOS結構的NAND3，若每個MOS器件的導通電阻完全相同，當高電平容限與低電平容限相同時，低電平驅動能力是高電平驅動能力的3倍#對CMOS結構的NOR3，若每個MOS器件的導通電阻完全相同，當高電平容限與低電平容限相同時，高電平驅動能力是低電平驅動能力的3倍】3、問題：提高數(shù)字電路的集成度可以帶來哪些效果選項：A、可能導致電路可靠性下降B、可能導致數(shù)字系統(tǒng)的成本提高C、可能導致電路抗干擾性提高D、可能導致數(shù)字系統(tǒng)的運算速度提高正確答案:【可能導致電路抗干擾性提高#可能導致數(shù)字系統(tǒng)的運算速度提高】4、問題：采用集成塊在印制板上進行連線設計通常屬于選項：A、SSI設計B、MSI設計C、VLSI設計D、基于FPGA的可編程設計正確答案:【SSI設計#MSI設計】5、問題：集成電路的對等性設計要求選項：A、高電平輸出電阻與低電平輸出電阻相同B、輸出高電平容限與輸出低電平容限相同C、高電平輸出電流與低電平輸出電流相同D、高電平驅動能力與低電平驅動能力相同正確答案:【高電平輸出電阻與低電平輸出電阻相同#輸出高電平容限與輸出低電平容限相同#高電平驅動能力與低電平驅動能力相同】3.6隨堂測驗1、問題：最小INV使用最小晶體管的數(shù)量約為標準門的選項：A、三分之二B、二分之一C、三分之一D、四分之一正確答案:【三分之一】2、問題：所謂最大集成設計是指選項：A、設計最大的集成塊B、使系統(tǒng)的集成面積最小C、在更大的芯片上制作功能單元D、使芯片單位面積內能容納更多的器件正確答案:【使系統(tǒng)的集成面積最小#使芯片單位面積內能容納更多的器件】3、問題：最小晶體管模型中的“最小”是指選項：A、面積最小B、電平容限最小C、驅動能力最小D、導通電阻最小正確答案:【面積最小#驅動能力最小】4、問題：CMOS數(shù)字集成電路的標準門是指選項：A、AND2B、NAND2C、OR2D、NOR2正確答案:【NAND2#NOR2】5、填空題：片內設計時使用下圖所示的CMOS結構，需要使用（）個最小晶體管正確答案:【12】3.7隨堂測驗1、問題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為選項：A、4B、6C、9D、13正確答案:【13】2、問題：關于數(shù)字電路中的信號傳遞延遲，下列哪些說法是正確的選項：A、信號傳遞延遲主要由路徑上的電容影響B(tài)、信號傳遞延遲主要由電荷的移動速度影響C、信號傳遞過程需要為相應路徑上電容進行充放電，需要花費時間D、信號傳遞過程電荷需要通過較長連接線，需要花費時間正確答案:【信號傳遞延遲主要由路徑上的電容影響#信號傳遞過程需要為相應路徑上電容進行充放電，需要花費時間】3、問題：信號傳遞路徑上某個節(jié)點導致的時間延遲主要與下列因素有關選項：A、該節(jié)點連接的器件數(shù)量B、該節(jié)點連接的輸入電容數(shù)量C、該節(jié)點所具有的電平狀態(tài)D、該節(jié)點所獲得的驅動能力正確答案:【該節(jié)點連接的輸入電容數(shù)量#該節(jié)點所獲得的驅動能力】4、問題：關于CMOS數(shù)字集成電路中邏輯單元的功耗，下列說法哪些是正確的選項：A、主要為動態(tài)功耗B、與器件單元中的電容總量正比C、與發(fā)生狀態(tài)變化的電容總量正比D、與單位時間內的狀態(tài)變化次數(shù)正比正確答案:【主要為動態(tài)功耗#與發(fā)生狀態(tài)變化的電容總量正比#與單位時間內的狀態(tài)變化次數(shù)正比】5、問題：只考慮柵極電容時，若設最小晶體管電容為基本單位，則有選項：A、最小反相器的輸入電容為2B、最小NOR2的輸入電容為4C、最小NAND的輸入電容為3D、標準門的輸入電容為6正確答案:【最小反相器的輸入電容為2#最小NAND的輸入電容為3】3.8隨堂測驗1、問題：若COMS反相器電壓轉移特性如圖所示，對于采用該反相器構建的緩沖器，當緩沖器輸入電壓波動范圍為3--5V時，緩沖器輸出電壓的波動范圍是選項：A、4.9—5VB、4.5—5VC、0--0.1VD、0—0.5V正確答案:【4.9—5V】2、問題：集成塊輸入端設置緩沖的主要作用為選項：A、可以降低器件的輸入電容B、可以提高器件的輸入電阻C、可以減弱片外噪聲對內部電路的影響D、可能延長狀態(tài)變化的過渡時間正確答案:【可以降低器件的輸入電容#可以減弱片外噪聲對內部電路的影響】3、問題：集成塊輸入緩沖設計主要分為簡單緩沖和施密特緩沖兩種形式，它們各具有的特點為選項：A、簡單緩沖輸入電阻較小B、簡單緩沖輸入端不允許懸置C、施密特緩沖能夠形成電壓滯回特性D、施密特緩沖輸入電阻較小正確答案:【簡單緩沖輸入端不允許懸置#施密特緩沖能夠形成電壓滯回特性#施密特緩沖輸入電阻較小】4、填空題：施密特緩沖可以由簡單緩沖添加電阻反饋構成。設電源為5V，簡單緩沖的轉換電平VT為2.5V，當反饋系數(shù)A=5時，上升轉換電平VT+應為（）V正確答案:【3】5、填空題：施密特緩沖可以由簡單緩沖添加電阻反饋構成。設電源為5V，簡單緩沖的轉換電平VT為2.5V，若要求電壓滯回區(qū)間VT+-VT-為2V,則反饋系數(shù)應為（）正確答案:【2.5】3.9隨堂測驗1、問題：若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力)，該輸出單元的延遲時間（從a到y(tǒng)）最接近于選項：A、500B、1000C、2000D、4000正確答案:【2000】2、問題：若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力)，該輸出單元的延遲時間（從a到y(tǒng)）最接近于選項：A、4B、40C、200D、1000正確答案:【40】3、問題：若集成塊內部為驅動單元提供的驅動能力為1X，對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力)，該輸出單元的延遲時間（從a到y(tǒng)）相當于多少個內部標準門級聯(lián)的延遲時間選項：A、16B、60C、240D、800正確答案:【16】4、問題：下列哪些說法是正確的選項：A、數(shù)字集成塊輸出需要的驅動能力遠大于內部單元的驅動能力B、數(shù)字集成塊的輸出單元通常為標準門單元C、數(shù)字集成塊輸出直接輸出的器件一定是大驅動反相器D、數(shù)字集成電路中，大驅動器件只有反相器正確答案:【數(shù)字集成塊輸出需要的驅動能力遠大于內部單元的驅動能力#數(shù)字集成塊輸出直接輸出的器件一定是大驅動反相器#數(shù)字集成電路中，大驅動器件只有反相器】5、問題：下列說法中哪些是正確的選項：A、數(shù)字集成塊輸出單元的時間延遲可能為內部單元的數(shù)百倍B、數(shù)字集成塊輸出單元的邏輯面積至少為內部標準門面積的數(shù)百倍以上C、在大驅動輸出單元設計時，通常采用逐漸增加緩沖驅動設計以縮短延遲時間D、數(shù)字集成塊的成本和延遲時間主要取決于輸出單元正確答案:【數(shù)字集成塊輸出單元的邏輯面積至少為內部標準門面積的數(shù)百倍以上#在大驅動輸出單元設計時，通常采用逐漸增加緩沖驅動設計以縮短延遲時間】3.10隨堂測驗1、問題：下列說法中，哪些是正確的選項：A、當集成塊輸入模擬信號時，主要應該選擇高輸入電阻的集成塊B、當集成塊輸入模擬信號時，主要應該選擇具有抗干擾設計的集成塊C、當集成塊輸入數(shù)字信號時，主要應該選擇輸入電流低的集成塊D、當集成塊輸入數(shù)字信號時，主要應該選擇輸入電阻低的集成塊正確答案:【當集成塊輸入模擬信號時，主要應該選擇具有抗干擾設計的集成塊#當集成塊輸入數(shù)字信號時，主要應該選擇輸入電流低的集成塊】2、問題：下列說法中，哪些是正確的選項：A、當集成塊接收臨近單元的信號時，通常采用具有施密特緩沖輸入的器件B、當集成塊接收臨近單元的信號時，通常采用具有簡單緩沖輸入的器件C、當集成塊接收較遠距離單元的信號時，通常采用具有簡單緩沖輸入的器件D、當集成塊接收較遠距離單元的信號時，通常采用具有施密特緩沖輸入的器件正確答案:【當集成塊接收臨近單元的信號時，通常采用具有簡單緩沖輸入的器件#當集成塊接收較遠距離單元的信號時，通常采用具有施密特緩沖輸入的器件】3、問題：下列說法中，哪些是正確的選項：A、當集成塊輸出驅動CMOS數(shù)字電路時，應該選用小功率集成器件B、當集成塊輸出驅動有源模擬電路時，應該選用小功率集成器件C、當集成塊輸出驅動無源模擬電路時，應該選用較大功率集成器件D、當集成塊輸出驅動發(fā)光顯示電路時，應該選用較大功率集成器件正確答案:【當集成塊輸出驅動CMOS數(shù)字電路時，應該選用小功率集成器件#當集成塊輸出驅動無源模擬電路時，應該選用較大功率集成器件#當集成塊輸出驅動發(fā)光顯示電路時，應該選用較大功率集成器件】4、問題：下列說法中，哪些是錯誤的選項：A、當集成塊輸出驅動無源模擬電路時，該電路等效電阻不能低于某個最小值B、當集成塊輸出驅動無源模擬電路時，該電路等效電阻不能高于某個最大值C、當集成塊輸出驅動無源模擬電路時，主要考慮低電平輸出的匹配設計D、當集成塊輸出驅動無源模擬電路時，主要考慮高電平輸出的匹配設計正確答案:【當集成塊輸出驅動無源模擬電路時，該電路等效電阻不能高于某個最大值#當集成塊輸出驅動無源模擬電路時，主要考慮低電平輸出的匹配設計】5、問題：當集成塊輸出驅動有源模擬電路時，為保障能夠提供正常輸出電流，該電路等效電壓源選項：A、不能低于集成塊高電平輸出最小值B、不能高于于集成塊高電平輸出最小值C、不能低于集成塊低電平輸出最大值D、不能高于集成塊低電平輸出最大值正確答案:【不能高于于集成塊高電平輸出最小值#不能低于集成塊低電平輸出最大值】第3章單元測試1、問題：使用片內基本單元實現(xiàn)邏輯函數(shù)y=a+b.c'需要使用多少個最小晶體管選項：A、6B、10C、14D、18正確答案:【18】2、問題：若假設最小晶體管柵極電容導致的時間延遲為1，使用片內基本單元實現(xiàn)邏輯函數(shù)y=a+b.c'時，當信號從c到y(tǒng)的傳遞延遲時間為選項：A、6B、8C、10D、12正確答案:【8】3、問題：下圖邏輯單元實現(xiàn)的功能為選項：A、y=a.(b+c)’B、y=(a.(b+c))’C、y=a+b.c’D、y=(a+b.c)’正確答案:【y=(a.(b+c))’】4、問題：下圖邏輯單元實現(xiàn)的功能為選項：A、y=(a+b).(c+d)B、y=(a.b+c.d)’C、y=a.b+c.dD、y=((a+b).(c+d))’正確答案:【y=(a+b).(c+d)】5、問題：在5V電源條件下，若電平容限為0.5V，考慮對等性設計指標，采用開路門設計的反相器使用的最小晶體管數(shù)量為采用CMOS結構設計的多少倍選項：A、0.5B、2C、5D、10正確答案:【5】6、問題：電路結構如圖所示，該電路是選項：A、INVB、NAND2C、BUFFERD、OR2正確答案:【BUFFER】7、問題：電路結構如圖所示，該電路是選項：A、AND2B、NAND2C、BUFFERD、NOR2正確答案:【NOR2】8、問題：下圖邏輯單元實現(xiàn)的功能為選項：A、y=a+b+cB、y=(a+b+c)’C、y=a.b.cD、y=(a.b.c)’正確答案:【y=(a.b.c)’】9、問題：下圖邏輯單元實現(xiàn)的功能為選項：A、y=a.b+cB、y=(a.b+c)’C、y=a+b.cD、y=(a+b.c)’正確答案:【y=(a.b+c)’】10、問題：下圖邏輯單元實現(xiàn)的功能為選項：A、y=a.(b+c)B、y=(a.(b+c))’C、y=a+b.c’D、y=(a+b.c)’正確答案:【y=a.(b+c)】11、問題：下圖邏輯單元實現(xiàn)的功能為選項：A、y=(a+b).(c+d)B、y=(a.b+c.d)’C、y=a.b+c.dD、y=((a+b).(c+d))’正確答案:【y=((a+b).(c+d))’】12、問題：下圖邏輯單元實現(xiàn)的功能為選項：A、y=(a+b).(c+d)B、y=(a.c+b.d)’C、y=a.b+c.dD、y=((a+c).(b+d))’正確答案:【y=(a.c+b.d)’】13、問題：當電源為5V時，若CMOS反相器的輸入電壓為2V，輸出電壓的可能值為選項：A、1VB、2VC、3VD、4V正確答案:【4V】14、問題：當電源為5V時，若CMOS反相器的輸入電壓為3V，輸出電壓的可能值為選項：A、1VB、2VC、3VD、4V正確答案:【1V】15、問題：當電源為5V時，若CMOS緩沖器的輸入電壓為2V，輸出電壓的可能值為選項：A、1VB、2VC、3VD、4V正確答案:【1V】16、問題：當電源為5V時，若CMOS緩沖器的輸入電壓為3V，輸出電壓的可能值為選項：A、1VB、2VC、3VD、4V正確答案:【4V】17、問題：若CMOS單元的設計指標為：輸入高電平最小值2.8V輸入低電平最大值2.3V輸出高電平最小值3.9V輸出低電平最大值0.7V則高電平噪聲容限為選項：A、0.5VB、1.1VC、2.1VD、3.2V正確答案:【1.1V】18、問題：若CMOS單元的設計指標為：輸入高電平最小值2.8V輸入低電平最大值2.3V輸出高電平最小值3.9V輸出低電平最大值0.7V則低電平噪聲容限為選項：A、0.5VB、1.1VC、1.6VD、3.2V正確答案:【1.6V】19、問題：設電壓單位為V，電流單位為mA，電阻單位為歐姆。若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，NMOS導通電阻為100，PMOS導通電阻為150，則高電平驅動能力為選項：A、20B、14.7C、13.3D、22正確答案:【13.3】20、問題：設電壓單位為V，電流單位為mA，電阻單位為歐姆。若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，NMOS導通電阻為100，PMOS導通電阻為150，則低電平驅動能力為選項：A、20B、14.7C、13.3D、22正確答案:【22】21、問題：設電壓單位為V，電流單位為mA，電阻單位為歐姆。若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，高電平驅動能力為8mA，低電平驅動能力為10mA，則NMOS導通電阻為選項：A、220B、275C、200D、250正確答案:【220】22、問題：設電壓單位為V，電流單位為mA，電阻單位為歐姆。若CMOS反相器輸出高電平容限為2V，輸出低電平容限為2.2V，高電平驅動能力為8mA，低電平驅動能力為10mA，則PMOS導通電阻為選項：A、220B、250C、270D、290正確答案:【250】23、問題：對簡單邏輯單元的集成通常稱為選項：A、LSIB、MSIC、SSID、VLSI正確答案:【SSI】24、問題：對常用功能運算單元的集成通常稱為選項：A、LSIB、MSIC、SSID、VLSI正確答案:【MSI】25、問題：片上復雜系統(tǒng)SOC的設計通常屬于選項：A、LSIB、MSIC、SSID、VLSI正確答案:【VLSI】26、問題：采用FPGA進行復雜數(shù)字系統(tǒng)的可編程設計通常屬于選項：A、VLSIB、MSIC、SSID、LSI正確答案:【VLSI】27、問題：在片內CMOS單元中，從輸出到電源的某條支路上存在3個MOS器件，需要使用多少個最小晶體管選項：A、3B、6C、9D、12正確答案:【9】28、問題：在片內CMOS單元中，從輸出到地的某條支路上存在4個MOS器件，需要使用多少個最小晶體管選項：A、16B、12C、8D、4正確答案:【16】29、問題：INV的成本約為標準門的選項：A、一半B、三分之一C、四分之一D、五分之一正確答案:【三分之一】30、問題：若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力)，該輸出單元的延遲時間（從a到y(tǒng)）最接近于選項：A、400B、1000C、2000D、4000正確答案:【2000】31、問題：若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力)，該輸出單元的延遲時間（從a到y(tǒng)）最接近于選項：A、1000B、100C、30D、10正確答案:【100】32、問題：若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力)，該輸出單元的延遲時間（從a到y(tǒng)）最接近于選項：A、4B、50C、200D、1200正確答案:【50】33、問題：若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力)，該輸出單元的延遲時間（從a到y(tǒng)）最接近于選項：A、50B、200C、1300D、2600正確答案:【50】34、問題：若集成塊內部為驅動單元提供的驅動能力為1X，對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力)，該輸出單元的延遲時間（從a到y(tǒng)）接近于多少個內部標準門級聯(lián)的延遲時間選項：A、2B、33C、700D、1350正確答案:【700】35、問題：若集成塊內部為驅動單元提供的驅動能力為1X，對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力)，該輸出單元的延遲時間（從a到y(tǒng)）相當于多少個內部標準門級聯(lián)的延遲時間選項：A、300B、40C、10D、2正確答案:【40】36、問題：若集成塊內部為驅動單元提供的驅動能力為1X，對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力)，該輸出單元的延遲時間（從a到y(tǒng)）相當于多少個內部標準門級聯(lián)的延遲時間選項：A、2B、15C、60D、400正確答案:【15】37、問題：若集成塊內部為驅動單元提供的驅動能力為1X，對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力)，該輸出單元的延遲時間（從a到y(tǒng)）相當于多少個內部標準門級聯(lián)的延遲時間A15B60C240D800選項：A、15B、60C、240D、800正確答案:【15】38、問題：對于CMOS結構的NAND2器件，下列說法哪些是正確的選項：A、該器件有2個輸入端B、該器件使用6個MOS器件C、該器件使用2個PMOSD、該器件中NMOS器件為串聯(lián)正確答案:【該器件有2個輸入端#該器件使用2個PMOS#該器件中NMOS器件為串聯(lián)】39、問題：下列器件中，哪些屬于CMOS片內基本單元選項：A、INVB、BUFFERC、AND2D、NOR2正確答案:【INV#NOR2】40、問題：關于標準門，下列說法中哪些是正確的選項：A、標準門包含AND2，OR2和INVB、標準門只包含NAND2和NOR2C、反相器成本相當于1/3標準門D、標準門需要使用6個最小晶體管正確答案:【標準門只包含NAND2和NOR2#反相器成本相當于1/3標準門#標準門需要使用6個最小晶體管】41、問題：關于集成塊的輸出單元，下列說法中正確的是選項：A、輸出單元成本和延遲遠大于內部所有單元之和B、輸出單元一定是大驅動反相器C、輸出單元的驅動能力通常為內部驅動能力的上千倍以上D、中小規(guī)模集成塊的時間延遲主要取決于輸出單元設計正確答案:【輸出單元一定是大驅動反相器#輸出單元的驅動能力通常為內部驅動能力的上千倍以上#中小規(guī)模集成塊的時間延遲主要取決于輸出單元設計】42、問題：下列輸入輸出關系中，哪些表達了基本邏輯單元選項：A、B、C、D、正確答案:【#】43、問題：一個CMOS器件由4個MOS器件構成，它可能是選項：A、NAND2B、AND2C、INVD、BUFFER正確答案:【NAND2#BUFFER】44、問題：一個CMOS器件由6個MOS器件構成，它可能是選項：A、NOR2B、BUFFERC、NAND3D、AND2正確答案:【NAND3#AND2】45、問題：CMOS反相器電壓轉移特性如圖所示正確答案:【12】116、填空題：片內設計時使用下圖所示的CMOS結構，需要使用（）個最小晶體管正確答案:【18】117、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【13】118、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【11】119、填空題：在CMOS基本結構中，每個輸入控制（）個MOS器件正確答案:【2】120、填空題：在一個CMOS器件單元中，如果NMOS器件有3個，則PMOS器件有（）個正確答案:【3】121、填空題：采用CMOS結構設計的3輸入與非門NAND3中含有（）個MOS器件正確答案:【6】122、填空題：采用開路門設計的3輸入或非門NOR3中含有（）個MOS器件正確答案:【3】123、填空題：采用CMOS結構實現(xiàn)邏輯運算y=a+b.c時，使用（）個MOS器件正確答案:【8】124、填空題：采用CMOS結構實現(xiàn)邏輯運算y=a’+b.c時，使用（）個MOS器件正確答案:【10】125、填空題：在5V電源時，對采用對等性設計的CMOS單元，若輸出高電平最小值為4V，則輸出低電平最大值為（）V正確答案:【1】126、填空題：在5V電源時，對采用對等性設計的CMOS單元，若輸入高電平最小值為2.8V，則輸入低電平最大值為（）V正確答案:【2.2】127、填空題：對CMOS結構的NAND4，若每個MOS器件的導通電阻完全相同，當高電平容限與低電平容限相同時，若高電平驅動能力是4mA，低電平驅動為（）mA正確答案:【1】128、填空題：對CMOS結構的NOR3，若每個MOS器件的導通電阻完全相同，當高電平容限與低電平容限相同時，若高電平驅動能力是2mA，低電平驅動為（）mA正確答案:【6】129、填空題：片內設計時使用下圖所示的CMOS結構，需要使用（）個最小晶體管正確答案:【4】130、填空題：片內設計時使用下圖所示的CMOS結構，需要使用（）個最小晶體管正確答案:【6】131、填空題：片內設計時使用下圖所示的CMOS結構，需要使用（）個最小晶體管正確答案:【10】132、填空題：片內設計時使用下圖所示的CMOS結構，需要使用（）個最小晶體管正確答案:【12】133、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【2】134、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【4】135、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【3】136、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【3】137、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【5】138、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【5】139、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【6】140、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【6】141、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【8】142、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【10】143、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【10】144、填空題：假設最小晶體管柵極導致的時間延遲為1，下列電路中從a到y(tǒng)的信號傳遞延遲為（）正確答案:【12】145、填空題：施密特緩沖可以由簡單緩沖添加電阻反饋構成。設電源為5V，簡單緩沖的轉換電平VT為2.5V，當反饋系數(shù)A=5時，上升轉換電平VT+應為（）V正確答案:【3】146、填空題：施密特緩沖可以由簡單緩沖添加電阻反饋構成。設電源為5V，簡單緩沖的轉換電平VT為2.5V，當反饋系數(shù)A=5時，下降轉換電平VT-應為（）V正確答案:【2】147、填空題：施密特緩沖可以由簡單緩沖添加電阻反饋構成。設電源為5V，簡單緩沖的轉換電平VT為2.5V，若要求上升轉換電平VT+為3.5V,則反饋系數(shù)應為（）正確答案:【2.5】148、填空題：施密特緩沖可以由簡單緩沖添加電阻反饋構成。設電源為5V，簡單緩沖的轉換電平VT為2.5V，若要求下降轉換電平VT+為1.5V,則反饋系數(shù)應為（）正確答案:【2.5】149、填空題：施密特緩沖可以由簡單緩沖添加電阻反饋構成。設電源為5V，簡單緩沖的轉換電平VT為2.5V，若要求電壓滯回區(qū)間VT+-VT-為1V,則反饋系數(shù)應為（）正確答案:【5】150、填空題：施密特緩沖可以由簡單緩沖添加電阻反饋構成。設電源為5V，簡單緩沖的轉換電平VT為2.5V，若要求電壓滯回區(qū)間VT+-VT-為2V,則反饋系數(shù)應為（）正確答案:【2.5】4.1開關代數(shù)的公理和定理（隨堂測驗）1、問題：下列說法是正確的有（）A、邏輯函數(shù)的反函數(shù)表達就是將原函數(shù)中所有的變量變?yōu)榉醋兞?，其他形式不變得到的。B、邏輯函數(shù)的反函數(shù)表達就是將原函數(shù)中真值表中的所有0和1互換得到的。C、邏輯函數(shù)的反函數(shù)表達就是將原函數(shù)中真值表中的輸出0和1互換得到的。D、邏輯函數(shù)的反函數(shù)表達就是將原函數(shù)中所有的變量變?yōu)榉醋兞?，同時與或符號互換，其他形式不變得到的。選項：A、邏輯函數(shù)的反函數(shù)表達就是將原函數(shù)中所有的變量變?yōu)榉醋兞?，其他形式不變得到的。B、邏輯函數(shù)的反函數(shù)表達就是將原函數(shù)中真值表中的所有0和1互換得到的。C、邏輯函數(shù)的反函數(shù)表達就是將原函數(shù)中真值表中的輸出0和1互換得到的。D、邏輯函數(shù)的反函數(shù)表達就是將原函數(shù)中所有的變量變?yōu)榉醋兞?，同時與或符號互換，其他形式不變得到的。正確答案:【邏輯函數(shù)的反函數(shù)表達就是將原函數(shù)中真值表中的輸出0和1互換得到的。】4-2隨堂測驗1、問題：同一個邏輯電路分別用正負邏輯定義其輸入輸出的表達式，得到的二個表達式之間的關系為（）A、相等B、對偶C、反演D、無關選項：A、相等B、對偶C、反演D、無關正確答案:【對偶】4.3邏輯函數(shù)的多種表達形式以及相互之間的關系（隨堂測驗）1、填空題：?用最大項列表寫出邏輯函數(shù)F=ΣA,B,C(1,2,4,6)的反函數(shù)和對偶函數(shù)。?F'=ΠA,B,C()，F(xiàn)D=ΠA,B,C()。正確答案:【（1，2，4，6），（1，3，5，6）】4.4邏輯函數(shù)的卡諾圖化簡方法-1（隨堂測驗）1、問題：1、函數(shù)F=X'YZ'+X'Y'Z+XZ，其正確的卡諾圖為（）。選項：A、AB、BC、CD、D正確答案:【A】4.5邏輯函數(shù)的卡諾圖化簡方法-2（隨堂測驗）1、問題：下圖中有()個奇異“1”單元。選項：A、A、A2A1'A0+A3A1A0+A3A1'A0'+A2A1A0'B、B、A3A2A1'A0+A3'A2A1A0'+A3A1'A0'+A3A2'A1A0C、C、A2A1'A0+A3'A2A1A0+A3A1'A0'+A2A1A0'D、D、A3A2A1'A0+A3A2+A3A1'A0'+A2A1A0'正確答案:【A、A2A1'A0+A3A1A0+A3A1'A0'+A2A1A0'】4.7定時冒險（教學測驗）1、問題：檢驗下列電路是否存在靜態(tài)冒險?A、在輸入端A可能存在B、在輸入端B可能存在C、輸入端C可能存在D、不存在選項：A、A、在輸入端A可能存在B、B、在輸入端B可能存在C、C、輸入端C可能存在D、D、不存在正確答案:【A、在輸入端A可能存在#C、輸入端C可能存在】第四章組合邏輯設計原理(單元作業(yè))第四章組合邏輯設計原理(單元測驗)1、問題：利用開關代數(shù)的公理或定理，判斷與(x+y')'等價的邏輯關系為（）選項：A、xy'B、x'+yC、x‘yD、x+y'E、xy正確答案:【x‘y】2、問題：已知函數(shù)F（A,B,C,D）=(AB')'+(C'D+B'C)',則其最簡表達式為（）。選項：A、A'+B+C'D'B、A'+B+C'C、A'+B+B'C'D'D、A'+B正確答案:【A'+B+C'D'】3、問題：已知有二輸入邏輯門，只有當輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關系為（）。選項：A、異或B、同或C、與D、或正確答案:【與】4、問題：下列表達式中存在靜態(tài)1冒險的有（）。A、（A'+AB+B'D）B、（A'+B)(B'+C'）C、（C+B+B'C）D、（A'+B'）(A'+C)選項：A、A'+AB+B'DB、（A'+B)(B'+C'）C、（C+B+B'C）D、（A'+B'）(A'+C)正確答案:【A'+AB+B'D】5、問題：邏輯函數(shù)選項：A、B、?C、D、正確答案:【】2、填空題：使用74HC151，將能夠實現(xiàn)最大（）變量的邏輯函數(shù)（請?zhí)顚懓⒗當?shù)字）正確答案:【4】測試1、問題：如果串行通信采用偶校驗，即通信中傳輸?shù)氖桥即a，如果發(fā)送的數(shù)值是8位，校驗位為1位。當接收端收到111100001，那么說明通信有故障。選項：A、正確B、錯誤正確答案:【正確】2、填空題：若串行通信采用偶校驗，即通信中傳輸?shù)氖桥即a，如果發(fā)送的數(shù)值是8位，校驗位為1位。如果發(fā)送地數(shù)據時00110111，那么校驗位應為（）（請?zhí)顚懓⒗當?shù)字）正確答案:【1】測試1、問題：1位數(shù)值比較器當輸入A=0,B=1時??選項：A、ALTB_L=1,AGTB_L=0,AEQB_L=1B、ALTB_L=1,AGTB_L=1,AEQB_L=1C、ALTB_L=0,AGTB_L=1AEQB_L=1D、ALTB_L=1,AGTB_L=0,AEQB_L=0正確答案:【ALTB_L=0,AGTB_L=1AEQB_L=1】2、問題：74X85當輸入ALTBIN=1AEQBIN=0AGTBIN=0A3A2A1A0=1000B3B2B1B0=0111時，輸出為：選項：A、ALTBOUT=1AEQBOUT=0AGTBOUT=0B、ALTBOUT=1AEQBOUT=1AGTBOUT=0C、ALTBOUT=0AEQBOUT=1AGTBOUT=1D、ALTBOUT=0AEQBOUT=0AGTBOUT=1正確答案:【ALTBOUT=0AEQBOUT=0AGTBOUT=1】3、填空題：8個74X85級聯(lián)可以實現(xiàn)（）位二進制數(shù)的比較正確答案:【32】4、填空題：兩個74X85級聯(lián)，如果第1片的輸出連接到第二片的輸入，及第一片的ALTBOUT連第2片的ALTBIN，依次類推。那么被比較的數(shù)值的高位應該連接在第（）片74X85正確答案:【2】測試1、問題：以下論述正確的有選項：A、串行加法器電路簡單，容易實現(xiàn)，但是延時時間長B、串行加法器不能夠實現(xiàn)多位的加法C、先行進位加法器通過提前獲得進位值，不需要等待低位的結果即可進行本位的計算D、如果現(xiàn)行進位加法器是4位，要進行8位的運算，可以將2個現(xiàn)行進位加法器級聯(lián)正確答案:【串行加法器電路簡單，容易實現(xiàn)，但是延時時間長#先行進位加法器通過提前獲得進位值，不需要等待低位的結果即可進行本位的計算#如果現(xiàn)行進位加法器是4位，要進行8位的運算，可以將2個現(xiàn)行進位加法器級聯(lián)】測試1、問題：優(yōu)先編碼器74X148當使能/EI=1時，輸出為選項：A、所有輸出都是1B、所有輸出都是0C、/GS=1，其他為0D、/EO=1，其他為0正確答案:【所有輸出都是1】2、問題：優(yōu)先編碼器74X148當使能/EI=0時，如果有有效的輸入請求，那么選項：A、/EO有效，/GS有效B、/EO無效，/GS有效C、/EO無效，/GS無效D、/EO有效，/GS無效正確答案:【/EO無效，/GS有效】3、問題：非優(yōu)先級編碼器的設計是Y0=I1+I3+I5+I7Y1=I2+I3+I6+I7Y2=I4+I5+I6+I7當只有一個輸入有效的時候，編碼器輸出是正確的；但是，如果I3和I5同時有效的時候，編碼的結果是？選項：A、011B、101C、000D、111正確答案:【111】第6章單元測驗1、問題：以下不正確的名號名稱是選項：A、ready'B、ready_lC、ready(L)D、/ready正確答案:【ready'】2、問題：使用74HC138實現(xiàn)邏輯函數(shù)F=?(X,Y,Z)(2,4,5)，正確的是選項：A、Y2,Y4,Y5連或門B、Y2,Y4,Y5連或非門C、Y2,Y4,Y5連與門D、Y2,Y4,Y5連與非門正確答案:【Y2,Y4,Y5連與門】3、問題：BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當輸入10時，輸出為？選項：A、是任意數(shù)值，每次會不同B、是全1C、是全0D、是一個數(shù)值，這個數(shù)值是固定的正確答案:【是一個數(shù)值，這個數(shù)值是固定的】4、問題：當共陰極7段數(shù)碼管顯示2的時候，輸出應該為選項：A、0000010B、1101101C、0010010D、1111101正確答案:【1101101】5、問題：如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID高電平有效，當AVALID有效表示的是？選項：A、沒有有效的輸入，.I7_L到I0_L全部為0B、有有效的輸入，I7_L到I0_L全部為1C、無法判斷D、有有效的輸入，I7_L到I0_L不全部為1正確答案:【有有效的輸入，I7_L到I0_L不全部為1】6、問題：選項：A、提高151的帶負載能力B、降低輸入電流C、為更方便的實現(xiàn)邏輯功能D、提高扇出能力正確答案:【降低輸入電流】8、問題：選項：F=?A、F=∑xyz（0，3，6，7）B、F=?xyz（1，2，4，5）C、F=?xyz（0，3，6，7）D、F=∑zyx（0，3，6，7）正確答案:【F=∑xyz（0，3，6，7）#F=?xyz（1，2，4，5）】9、問題：選項：如圖所示電路論述正確的是A、實現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1，校驗電路是否輸入偶數(shù)個1，當輸入偶數(shù)個1時輸出P=1B、實現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1，產生了奇校驗位，如果連同P一起發(fā)送B2B2B1B0P,發(fā)送了奇數(shù)個1C、實現(xiàn)了P=B3⊕B2⊕B1⊕B0，校驗電路是否輸入偶數(shù)個1，當輸入偶數(shù)個1時輸出P=1D、實現(xiàn)了P=B3⊕B2⊕B1⊕B0，產生了奇校驗位，如果連同P一起發(fā)送B2B2B1B0P,發(fā)送了奇數(shù)個1正確答案:【實現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1，校驗電路是否輸入偶數(shù)個1，當輸入偶數(shù)個1時輸出P=1#實現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1，產生了奇校驗位，如果連同P一起發(fā)送B2B2B1B0P,發(fā)送了奇數(shù)個1】10、問題：圖電路實現(xiàn)的邏輯函數(shù)是選項：如A、F=∑（W,X,Y,Z）(0,1,3,7,9,13,14)B、F=∑（W,X,Y,Z）(0,1,3,7,8,13,14)C、F=Π（W,X,Y,Z）(2,4,5,6,8,10,11,12,15)D、F=Π（W,X,Y,Z）(2,4,5,6,9,10,11,12,15)正確答案:【F=∑（W,X,Y,Z）(0,1,3,7,9,13,14)#F=Π（W,X,Y,Z）(2,4,5,6,8,10,11,12,15)】11、問題：使用74HC138和一個門器件可以實現(xiàn)邏輯函數(shù)F=?(w,X,Y,Z)(4,12,13,14,15)選項：A、正確B、錯誤正確答案:【正確】12、填空題：正確答案:【IDLE】14、填空題：典