1集成電路應用開發賽項來源于集成電路行業真實工作一、集成電路設計驗證(一)子任務1使用集成電路設計軟件，根據下面功能要求，使用0.18μm工藝PDK,設計集成電路原理圖并進行功能仿真；在此基礎上完成版圖設計和驗證。設計一個鑒幅器，它有兩個穩定狀態，從一個狀態到另一個狀態的轉換取決于輸入信號的幅度，可以將非矩形脈沖(1)根據給定的工藝庫選擇P和N兩種MOS管，其溝(2)設置電路引腳，包括1個電源VCC(電源值為5V)、1個地信號GND、1個輸入信號端VIN、1個信號輸出端(3)根據裁判現場抽取確定VTP、VTN值，選手運行仿真程序，確定相應管子的溝道寬度，并展示輸出結果。2(4)完成版圖設計，需考慮放置焊盤和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗證結果、版圖及尺寸。(2)不能進行增加、刪除、修改、連線等操作。(二)子任務2利用給定的FPGA芯片內部資源，根據要求設計邏輯模塊，完成功能仿真驗證并下載至FPGA芯片驗證功能。(1)FPGA應用系統板開發場提供的已經設計完成的FPGA應用基礎板，另外一部分是首先根據比賽所提供的PCB板和電子元器件以及相關裝配圖等，進行FPGA應用開發板的設計及焊接；在此基礎上將比賽現場提供的FPGA應用基礎板裝接到FPGA應用開(2)FPGA程序設計與下載驗證設計一個狀態機，該狀態機包括1個時鐘信號，1個信號輸入端IN和3個信號輸出端OUT1、OUT0、HZ。狀態機的狀態轉移要求如表1所示，在CLK上升沿觸發進行狀態3轉移。比賽選手采用VerilogHDL語言，并使用相關軟件完成電路設計和功能仿真，并將設計下載到FPGA應用系統板序號狀態轉移轉移條件12345678(1)采用FPGA應用系統板頻率為32MHz的晶振；(2)選手設計一個分頻器，將32MHz進行分頻，產生的信號作為表1所示狀態機的時鐘輸入；(3)設計表1所示的狀態機；(4)使用VerilogHDL設計七段數碼管譯碼電路；(5)將OUT1OUT0組合的二進制數經譯碼后，送到FPGA應用系統擴展板的七段數碼管上進行顯示，從數碼管上直接讀出0,1,2,3這四個數。4(1)只允許展示已完成的電路圖、驗證結果等。(2)FPGA系統板不能進行增加、刪除、修改、連線等5(一)子任務1基于集成電路工藝仿真平臺，回答集成電路制造環節相(1)二氧化硅厚度的測量方法中最精確的是：()。B、光學干涉法C、橢圓偏振光法(2)視頻中正在進行塑封作業，若①部件閉合壓力不足，可能會造成()。A.塑封料填充不足B.開模失敗C.溢料D.塑封體變色(3)二氧化硅的干法刻蝕所采用的等離子體為()。6(4)使用有機溶劑清洗時，按()的順序進行才能收到(5)氮化硅腐蝕一般采用以()為基礎的水溶液。A、鹽酸B、硝酸C、氫氟酸D、磷酸(6)以立式氧化擴散爐為例，以下氧化擴散方式正確的1)產品放置完成后在電腦終端輸入控制片ID。2)在電腦終端輸入操作設備ID、硅片批號等。3)放置硅片盒后，在設備上確認硅片批號等信息后按下4)將一定數量的硅片盒放在立式氧化擴散爐設備的loader窗口，確認放好后按下按鈕進行操作。5)等待設備傳片，傳完片后石英舟上升進入爐管。76)按同樣的方法將控制片放置在氧化爐窗口。中現象②表示的環節是()。B.植球C.走線況。若發現針痕有異常，應()。8(9)氣相外延生長硅常常采用哪種氣體進行拋光?()。(10)含有薄膜所需要的原子或分子的化學物質在反應室內混合并在氣態下發生化學反應，其原子或分子淀積在晶圓表面并聚集，形成薄膜的工藝是()。(1)封裝工藝中，晶圓劃片機顯示區可以進行()等操A、給其他操作人員發送消息B、設置參數C、切割道對位D、操作過程中做筆記(2)IC制造中用的光刻膠一般由()組成。B、增感劑9D、去離子水(3)影響顯影工藝的因素有()。B、顯影液濃度D、工序的溫度和時間(4)由沙子到多晶硅的化學反應有哪些?()(5)切筋成型前進行芯片檢查，下列需要進行剔除的芯B、引線框架不平C、鍍錫露銅D、引腳斷裂(6)光刻膠膜的最終厚度是由哪些因素決定的?()。A、光刻膠黏度B、旋轉速度C、表面張力D、光刻膠干燥性(7)SC-2清洗液的成分是什么?()。(8)能夠去除金屬離子的清洗液是什么?()。(9)制備二氧化硅常常采用的CVD方法有()。D、ALD原子沉積(10)硅常用的濕法刻蝕溶液為()。A、熱磷酸C、硝酸D、硫酸(二)子任務2基于集成電路工藝仿真平臺，進行集成電路制造環節相(1)考核技能點熔融和凈化過程、晶體生長的控制和優化、晶體形態和尺寸的調整、晶體切割和拋光、晶圓的平整化和清潔處理，確保(2)具體操作在虛擬仿真中通過設置拉晶機、切片機等設備參數、執行工藝流程并以操作、圖片或問答的形式考查對材料準備、爐管轉載、生長區域形成、晶柱拉伸、切割拋光等工藝流程2.氧化工藝(1)考核技能點考查操作氧化爐分批自動進料，并在爐管內開始氧化的過程，同時為保證后續工藝質量，需要檢驗氧化層的質量，確認本次氧化情況，同時監控氧化爐工作是否正常。(2)具體操作在虛擬仿真中通過設置氧化爐的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對氣氛控制、溫度控制、時間與速率、氧化層評估等工藝流程的理解。3.光刻工藝(1)考核技能點考查對光刻技術的認知與設備參數設置，通過涂膠顯影機、光刻機、烘烤設備等實現晶圓涂膠光刻的工藝流程。(2)具體操作在虛擬仿真中通過設置離子注入機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對加載晶圓、表面處理、噴涂涂膠、烘干、光刻、顯影、堅膜等工藝流程的理4.干法刻蝕與濕法刻蝕(1)考核技能點考查運行蝕刻設備進行干法蝕刻與濕法蝕刻兩種工藝(2)具體操作在虛擬仿真中通過設置兩種蝕刻方式的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對預處理、曝光與顯影、蝕刻溶液、蝕刻、清洗等工藝流程的理解。5.切筋成型(1)考核技能點考查對切筋成型工藝的認知與設備參數設置，將在金屬板材上進行的工藝，用于剪斷和彎曲金屬以獲得所需形狀并(2)具體操作在虛擬仿真中通過設置切筋成型機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查設計定位、切割操作、折彎成型以及后續檢測等工藝流程的理解。參賽選手從現場下發的元器件中選取待測試芯片及工裝所需元件和材料，參考現場下發的技術資料(芯片手冊、元器件清單等),在規定時間內，按照相關電路原理與電子使用測試儀器與工具，實施并完成測試任務。集成電路測試共分為數字集成電路測試、模擬集成電路測試和專用集成電路測試三項子任務。(一)子任務一：數字集成電路測試例如待測芯片：數據選擇器(例如74HC151),引腳圖如圖1所示。(1)輸入嵌位電壓測試：2)測試要求：測試I0、I1、I2、I3、I4、I5、I6、I7引腳，輸出測試結果并標注單位；(2)VoH輸出高電平電壓測試1)測試條件：Vcc=4.75V,Ion=-0.4mA;2)測試要求：測試Y、W引腳，輸出測試結果并標注(3)Ior輸出低電平電流測試2)測試要求：測試Y、W引腳，輸出測試結果并標注(4)Im輸入低電平電流測試2)測試要求：測試I0、I1、I2、I3、I4、I5、腳，輸出測試結果并標注單位；設計、焊接、調試完成測試工裝，用該數據選擇器搭建并配置測試環境，實現三位表決功能,測試Y輸出電壓值(二)子任務二：模擬集成電路測試LM324是四運放集成電路，它采用14腳雙列直插塑料封裝，內部包含四組形式完全相同的運算放大器，除電源共用外，四組運放相互獨立。其引腳功能如圖2所示：測試電路圖如圖3所示：(1)Icc靜態工作電流測試1)測試條件：單電源2.5V供電，雙電源±2.5V供電；2)測試要求：分別記錄單電源及雙電源供電時的測試結果并標注單位；(2)Vos失調電壓測試1)測試條件：雙電源±2.5V供電；2)測試要求：記錄測試結果并標注單位；2)測試要求：記錄測試結果并標注單位；利用比賽現場提供的LM324芯片、萬能板、各類阻容元件等，搭建頻率為1KHz左右的方波信號發生器，如圖4所(2)三角波信號的波形、周期、Vpp。(三)子任務三：存儲集成電路測試芯片，該芯片利用IIC通信協議進行工作，是一種掉電后數據不丟失的存儲芯片。選手根據參考驅動代碼，將其在自行編寫的測試程序里行開短路測試，輸出測試結果并標注單位；(2)Leackage測試1)測試條件：Vcc=5V,Vm=0V,Vih=5.5V;2)測試要求：輸出測試結果并標注單位；(3)讀寫功能測試2)測試要求：輸出測試結果并標注單位。1集成電路應用開發賽項來源于集成電路行業真實工作一、集成電路設計驗證(一)子任務1使用集成電路設計軟件，根據下面功能要求，使用0.18μm工藝PDK,設計集成電路原理圖并進行功能仿真；在此基礎上完成版圖設計和驗證。設計一個鑒幅器，它有兩個穩定狀態，從一個狀態到另一個狀態的轉換取決于輸入信號的幅度，可以將非矩形脈沖(1)根據給定的工藝庫選擇P和N兩種MOS管，其溝(2)設置電路引腳，包括1個電源VCC(電源值為5V)、1個地信號GND、1個輸入信號端VIN、1個信號輸出端(3)根據裁判現場抽取確定VTP、VTN值，選手運行仿真程序，確定相應管子的溝道寬度，并展示輸出結果。2(4)完成版圖設計，需考慮放置焊盤和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗證結果、版圖及尺寸。(2)不能進行增加、刪除、修改、連線等操作。(二)子任務2利用給定的FPGA芯片內部資源，根據要求設計邏輯模塊，完成功能仿真驗證并下載至FPGA芯片驗證功能。(1)FPGA應用系統板開發場提供的已經設計完成的FPGA應用基礎板，另外一部分是首先根據比賽所提供的PCB板和電子元器件以及相關裝配圖等，進行FPGA應用開發板的設計及焊接；在此基礎上將比賽現場提供的FPGA應用基礎板裝接到FPGA應用開(2)FPGA程序設計與下載驗證設計一個狀態機，該狀態機包括1個時鐘信號，1個信號輸入端IN和3個信號輸出端OUT1、OUT0、HZ。狀態機的狀態轉移要求如表1所示，在CLK上升沿觸發進行狀態3轉移。比賽選手采用VerilogHDL語言，并使用相關軟件完成電路設計和功能仿真，并將設計下載到FPGA應用系統板序號狀態轉移轉移條件12345678(1)采用FPGA應用系統板頻率為32MHz的晶振；(2)選手設計一個分頻器，將32MHz進行分頻，產生的信號作為表1所示狀態機的時鐘輸入；(3)設計表1所示的狀態機；(4)使用VerilogHDL設計七段數碼管譯碼電路；(5)將OUT1OUT0組合的二進制數經譯碼后，送到FPGA應用系統擴展板的七段數碼管上進行顯示，從數碼管上直接讀出0,1,2,3這四個數。4(1)只允許展示已完成的電路圖、驗證結果等。(2)FPGA系統板不能進行增加、刪除、修改、連線等5(一)子任務1基于集成電路工藝仿真平臺，回答集成電路制造環節相(1)將預行制好的掩膜版直接和涂有光刻膠的晶片表面接觸，再用紫外光照射來進行曝光的方法，稱為()曝光。B、接近式C、投影式(2)用四氯化硅氫還原法進行硅提純時，通過()可以A、高溫還原爐B、精餾塔C、多晶沉積設備D、單晶爐(3)視頻中是某臺正在作業的設備，當該區域的液體供應不足時，可能會造成下列選項中的哪種現象?()6針位置的調試后，用()遮擋住晶圓四周，完全避光后再進(5)在視頻中，()不屬于沒有被粘接而留在藍膜上的B.正常良品D.針印偏出PAD點7(6)濺射法是由()轟擊靶材表面，使靶原子從靶表面飛濺出來淀積在襯底上形成薄膜。(7)通常一個片盒中最多裝()片晶圓。(8)利用全自動探針臺進行扎針測試時，關于上片的步驟，下列所述正確的是()。(9)晶圓切割的作用是()。8A、對晶圓邊緣進行修正B、將完整的晶圓分割成單獨的晶粒C、在完整的晶圓上劃出切割道的痕跡，方便后續晶粒的分離D、切除電氣性能不良的晶粒(10)點銀漿時，銀漿的覆蓋范圍需要()。A、小于50%B、大于50%C、大于75%D、不小于90%(1)雜質以恒定的表面雜質濃度源源不斷的通入，該擴散過程稱為()。B、預淀積(2)工藝用水中可能存在的污染物有()。A、顆粒D、溶解氧9(3)晶圓框架盒的主要作用為()。A、固定并保護晶圓，避免其隨意滑動而發生碰撞口B、用于儲存晶圓的容器C、保護藍膜，防止晶圓上的藍膜受到污染(4)二氧化硅作為選擇性擴散掩蔽層的條件有()。C、雜質在二氧化硅中的擴散系數遠遠小于在硅中的擴散系數(5)摻氯氧化的好處是()。D、迫使原子更快的穿越氧化層(6)光刻膠的最重要的性能指標有()。B、分辨率C、粘附性(7)切片是拋光片制備中一道重要的工序，因為這一工序基本上決定了硅片的四個重要參數，即晶向以及()。A、平行度C、翹度D、厚度(8)軟烘(softbake)的目的是什么?()。A、將硅片上覆蓋的光刻膠溶劑去除B、增強光刻膠的粘附性以便在顯影時光刻膠可以很好地粘附C、緩和在旋轉過程中光刻膠膜內產生的應力D、使顯影后的膠膜更加堅硬(9)在全自動探針臺上進行扎針調試時，需要根據晶圓測試隨件單在探針臺輸入界面輸入的信息包括()。A、晶圓產品名稱C、晶圓片號(10)砷化鎵的濕法腐蝕溶液包括()。(二)子任務2基于集成電路工藝仿真平臺，進行集成電路制造環節相(1)考核技能點(2)具體操作在虛擬仿真中通過設置拋光片清洗設備參數、執行工藝流程并以操作、圖片或問答的形式考查對清洗的目的、清洗劑的類型、不同有機污染物的處理方法等內容。2.擴散工藝(1)考核技能點考查操作氧化爐進行擴散工藝，并在爐管內開始擴散的過程，同時為保證后續工藝質量，需要檢驗擴散層的質量，確認本次擴散情況，同時監控氧化爐工作是否正常。(2)具體操作在虛擬仿真中通過設置氧化爐的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對雜質源選擇、溫度控制、擴散時間及速率等工藝流程的理解。3.離子注入(1)考核技能點考查對離子注入技術的認知與設備參數設置，通過設置所需的半導體摻雜類型，并能夠在注入完成后退火以緩和注(2)具體操作在虛擬仿真中通過設置離子注入機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對雜質摻入、電學性質改變、硬化表面等工藝流程的理解。4.晶圓減薄與劃片(1)考核技能點考查準確設置減薄機與劃片機工作參數的能力。(2)具體操作在虛擬仿真中需要選擇適當的刀具以及準確設置刀具參數的能力，如刀盤速度、刀盤深度；劃片工藝中調節參數的能力，如刀盤壓力、過渡速度等。檢查劃片面質量，測量劃片線的精度和平整度等。5.注塑與電鍍去溢料(1)考核技能點考查塑封和電鍍去溢料技術的認知與設備參數設置，通過塑封膠注保護和封裝集成電路芯片，并通過電鍍的方式去(2)具體操作在虛擬仿真中通過設置注塑機與電鍍機等的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對塑封膠注入時間、固化溫度、電鍍處理、清洗等工藝流程的理解。參賽選手從現場下發的元器件中選取待測試芯片及工元器件清單等),在規定時間內，按照相關電路原理與電子圖1所示。(1)靜態測試：(2)Voh輸出高電平電壓測試1)測試條件：Vcc=4.75V,Ion=-0.42)測試要求：測試4、5、6、7引腳，輸出測試結果(3)Ior輸出低電平電流測試1)測試條件：Ior=4mA,Vcc=2)測試要求：測試4、5、6、7引腳，輸出測試結果(4)Iπ輸入低電平電流測試2)測試要求：測試4、5、6、7引腳，輸出測試結果設計、焊接、調試完成測試工裝，用該譯碼器驅動四位LED循環顯示，搭建并配置測試環境，測試Ooa-O?a輸出電壓值并標注單位。(二)子任務二：模擬集成電路測試它采用8腳雙列直插塑料封裝，內部包含四組形式完全相同的運算放大器，除電源共用外，兩組運放相互獨立。其引腳功能如圖2所示：端；+IN為同相輸入端；OUT為輸出端。其工作條件為：單電源：4V～36V;雙電源：±2V~±16V。測試電路圖如圖3(1)Ig輸入偏置電流測試1)測試條件：單電源5V供電；2)測試要求：分別記錄單電源及雙電源供電時的測試結果并標注單位；(2)Vos失調電壓測試1)測試條件：單電源10V供電；2)測試要求：記錄測試結果并標注單位；(3)CMRR共模抑制比測試1)測試條件：單電源10V供電；2)測試要求：記錄測試結果并標注單位；(4)Aol開環增益測試1)測試條件：雙電源±10V供電；2)測試要求：記錄測試結果并標注單位；2.應用電路測試利用比賽現場提供的LM324芯片、萬能板、各類阻容元件等，搭建一個如圖4所示300mA的恒流源。測試并記錄以下數據；(2)恒流源輸出電流穩定性；(3)負載兩端的電壓以及紋波系數；(4)恒流源的效率；(三)子任務三：光感集成電路測試光感芯片，該芯片利用IIC通信協議進行工作。選手根據參考驅動代碼，將其在自行編寫的測試程序里面進行實現：行開短路測試，輸出測試結果并標注單位；(2)Leackage測試1)測試條件：Vcc=5V,Vπ=0V2)測試要求：輸出測試結果并標注單位；(3)讀寫功能測試1)測試條件：a、Vcc=5V,輸入一組數據b、Vcc=5V,讀取存入寄存器的數據；3)測試要求：輸出測試結果并標注單位。1集成電路應用開發賽項來源于集成電路行業真實工作一、集成電路設計驗證(一)子任務1使用集成電路設計軟件，根據下面功能要求，使用0.18μm工藝PDK,設計集成電路原理圖并進行功能仿真；在此基礎上完成版圖設計和驗證。設計一個鑒幅器，它有兩個穩定狀態，從一個狀態到另一個狀態的轉換取決于輸入信號的幅度，可以將非矩形脈沖(1)根據給定的工藝庫選擇P和N兩種MOS管，其溝(2)設置電路引腳，包括1個電源VCC(電源值為5V)、1個地信號GND、1個輸入信號端VIN、1個信號輸出端(3)根據裁判現場抽取確定VTP、VTN值，選手運行仿真程序，確定相應管子的溝道寬度，并展示輸出結果。2(4)完成版圖設計，需考慮放置焊盤和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗證結果、版圖及尺寸。(2)不能進行增加、刪除、修改、連線等操作。(二)子任務2利用給定的FPGA芯片內部資源，根據要求設計邏輯模塊，完成功能仿真驗證并下載至FPGA芯片驗證功能。(1)FPGA應用系統板開發場提供的已經設計完成的FPGA應用基礎板，另外一部分是首先根據比賽所提供的PCB板和電子元器件以及相關裝配圖等，進行FPGA應用開發板的設計及焊接；在此基礎上將比賽現場提供的FPGA應用基礎板裝接到FPGA應用開(2)FPGA程序設計與下載驗證設計一個狀態機，該狀態機包括1個時鐘信號，1個信號輸入端IN和3個信號輸出端OUT1、OUT0、HZ。狀態機的狀態轉移要求如表1所示，在CLK上升沿觸發進行狀態3轉移。比賽選手采用VerilogHDL語言，并使用相關軟件完成電路設計和功能仿真，并將設計下載到FPGA應用系統板序號狀態轉移轉移條件12345678(1)采用FPGA應用系統板頻率為32MHz的晶振；(2)選手設計一個分頻器，將32MHz進行分頻，產生的信號作為表1所示狀態機的時鐘輸入；(3)設計表1所示的狀態機；(4)使用VerilogHDL設計七段數碼管譯碼電路；(5)將OUT1OUT0組合的二進制數經譯碼后，送到FPGA應用系統擴展板的七段數碼管上進行顯示，從數碼管上直接讀出0,1,2,3這四個數。4(1)只允許展示已完成的電路圖、驗證結果等。(2)FPGA系統板不能進行增加、刪除、修改、連線等5(一)子任務1基于集成電路工藝仿真平臺，回答集成電路制造環節相(1)單晶硅生長完成后，需要進行質量檢驗，其中熱探針法可以測量單晶硅的()參數。A、電阻率C、少數載流子壽命D、導電類型(2)清洗是晶圓制程中不可缺少的環節，使用S-2清洗液進行清洗時，可以去除的物質是()。C、金屬(3)植球時，球和焊盤金屬形成冶金結合，此時形成的焊點為()。A、第一焊點B、第二焊點6(4)引線鍵合最常使用的原材料是()。(5)制作開關器件通常背面蒸金，目的是()。A、減小摻雜濃度B、抑制寄生效應C、提高開關速度(6)摻雜結束后，要對硅片進行質量檢測，造成硅片表面有顆粒污染的原因可能是()。B、注入機未清洗干凈C、注入過程中晶圓的傾斜角度不合適D、離子束電流檢測不夠精確(7)在傳統光刻機的光學鏡頭與晶圓之間的介質可用水替代空氣，以縮短曝光光源波長和增大鏡頭的數值孔徑，從而提高分辨率的光刻技術是()。A、極紫外光光刻7D、浸潤式光刻(8)切割完的晶圓取出后先用氣槍將晶圓表面的()和硅粉塵進行初步的清理。B、不良晶粒D、切割時產生的火花(9)芯片檢測工藝中，在外觀檢查時發現料管破損，應B、及時更換C、對破損部位進行修補(10)以下哪種情況，探針針尖無法進行修復?()。A、探針針尖被磨平B、探針針尖異常C、探針針尖有異物D、探針針尖氧化(1)高壓氧化的作用有()。8B、壓力增強，迫使原子更快的穿越氧化層C、高壓氧化，可以降低溫度D、相同溫度，速率更快(2)進行增粘處理式，涂布HMDS的方法有()。C、手動涂抹(3)探針卡是晶圓測試重要的材料，對測試結果起到重要作用。當探針卡使用次數過多會影響扎針測試結果。過多使用探針卡的表現有()。A、探針針尖過短B、探針針尖變粗C、探針針尖變細D、探針針尖斷裂(4)晶圓檢測工藝中，晶圓在烘烤過程所采用的設備稱B、高溫干燥箱(5)下列情況中，需要更換點膠頭的有()。A、點膠頭工作超過2小時9B、更換銀漿類型C、點膠頭堵塞D、點膠頭損壞(6)堅膜常常采用的加熱方式有()。D、真空烘焙(7)晶圓劃片后對其外觀進行檢查，觀察到視頻中的不良現象，出現該異常的原因可能有()。A.載片臺步進過大B.劃片刀磨損C.劃片刀轉速過大D.冷卻水流量過小(8)砷化鎵的濕法腐蝕溶液包括()。(9)退火的方式有()。B、快速熱退火C、電阻絲退火(10)裝片機主要由()系統組成。A、視覺識別(二)子任務2基于集成電路工藝仿真平臺，進行集成電路制造環節相1.CMP平坦化工藝(1)考核技能點考查對CMP技術的認知與設備參數設置，通過操作設備完成平坦化表面、去除殘留物等工作。(2)具體操作在虛擬仿真中通過設置CMP設備參數、執行工藝流程并以操作、圖片或問答的形式考查對研漿、拋光、清洗等工2.引線鍵合(1)考核技能點考查對引線鍵合工藝的認知與設備參數設置，將芯片與封裝基座連接的關鍵工藝，用于實現電信號傳輸和電源供應，并提供機械支撐和保護作用。(2)具體操作在虛擬仿真中通過設置引線鍵合機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查焊球制備、芯片定位、焊接加熱與壓力施加、焊點形成以及后續檢測等工藝流3.薄膜淀積(1)考核技能點考查對薄膜淀積技術的認知與設備參數設置，通過在材料表面上形成一層均勻、致密且具有特定功能的薄膜，以改變或增強材料的性質和實現特定應用需求。(2)具體操作在虛擬仿真中通過設置薄膜淀積機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對清洗與預處理、薄膜淀積、后處理和退火等工藝流程的理解。4.芯片粘接與銀漿固化(1)考核技能點考查對固晶技術的認知與設備參數設置，將芯片與載體基底牢固連接在一起，并建立電氣連接，同時利用銀漿的導電性能實現良好的信號傳輸。(2)具體操作在虛擬仿真中通過設置粘接機與銀漿固化機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對粘接劑選擇、對準、壓合、固化等工藝流程的理解。5.晶圓施加探針測試(1)考核技能點考查對基于測試機，對圓片施加探針，進行功能和性能(2)具體操作準確設置探針臺參數，以確保測試的準確性和穩定性。此外完成扎針前的調參，以保證探針與晶圓良好接觸，并避免損壞或測試誤差；同時核對MAP圖信息以確保在正確的位置進行晶圓測試；最后需要記錄不合格品，準確記錄測試結果并標記不合格晶圓，以便進一步處理和排查。參賽選手從現場下發的元器件中選取待測試芯片及工裝所需元件和材料，參考現場下發的技術資料(芯片手冊、元器件清單等),在規定時間內，按照相關電路原理與電子使用測試儀器與工具，實施并完成測試任務。集成電路測試共分為數字集成電路測試、模擬集成電路測試和專用集成電路測試三項子任務。(一)子任務一：數字集成電路測試例如待測芯片：譯碼器(例如CD4511BE),引腳圖如圖1所示。DDeg立岳9ABub8(1)Ipp靜態工作電流測試1)測試條件：Vpp=3V,LE=1,/Br=1,/Lr=1;2)測試要求：輸出測試結果并標注單位；(2)VoH輸出高電平電壓測試2)測試要求：測試a、b、c、d、e、f、g引腳，輸出測試(3)Ior輸出低電平電流測試1)測試條件：Vpp=5V,Vor=0.6V;2)測試要求：測試a、b、c、d、e、f、g引腳，輸出測試(4)Iπ輸入低電平電流測試2)測試要求：測試A、B、C、D引腳，輸出測試結果并設計、焊接、調試完成測試工裝，用該譯碼器驅動數碼(二)子任務二：模擬集成電路測試可以提供最大400mA的電流輸出。它們的輸入輸出最小壓降可以達到75mV,且輸出端無須外接濾波電容也可以保持用先進的雙極互補金屬氧化物半導體(BiCMOS)工藝在保持高精度輸出的同時，提供極低輸入輸出壓降和接地電流。此類擁有極低輸入輸出壓降能力的穩壓器通常也稱為LDO。而接地電流極低也意味著待機功耗極低，對于一些便攜式產品來說是很好的選擇。芯片封裝及引腳說明如圖2所示：型號芯片尺寸NCNR/FBNCNC1)測試條件：lour=4002)測試要求：記錄測試結果并標注單位；(2)Ict輸出電流范圍2)測試要求：記錄測試結果并標注單位；1)測試條件：Iour=4002)測試要求：記錄測試結果并標注單位；(4)Isc輸出短路電流測試2)測試要求：記錄測試結果并標注單位；搭建一個輸出電壓為5V的穩壓源。(1)輸出電源(2)最大輸出電流(3)輸入輸出壓差(4)接地電流(5)負載調整率(6)線性調整率(7)電源抑制比(8)輸出噪聲電源(三)子任務三：專用集成電路測試芯片，該芯片利用SPI通信協議進行工作。選手根據參考驅動代碼，將其在自行編寫的測試程序里面進行實現：行開短路測試，輸出測試結果并標注單位；(2)Leackage測試2)測試要求：輸出測試結果并標注單位；(3)讀寫功能測試2)測試要求：輸出測試結果并標注單位。1集成電路應用開發賽項來源于集成電路行業真實工作一、集成電路設計驗證(一)子任務1使用集成電路設計軟件，根據下面功能要求，使用0.18μm工藝PDK,設計集成電路原理圖并進行功能仿真；在此基礎上完成版圖設計和驗證。設計一個兩級CMOS反相器驅動電路。(1)根據給定的工藝庫選擇P和N兩種MOS管，MOS(2)設置電路引腳，包括1個電源VCC(電源值為5V)、1個地信號GND、1個輸入信號端VIN、1個信號輸出端(3)根據裁判現場抽取確定輸出高電平電流值，選手運行仿真程序，確定主要影響輸出高電平電流值的MOS管溝道寬度，并根據通常CMOS數字電路設計原則確定其它MOS管的溝道寬度，展示輸出結果。2(4)完成版圖設計，需考慮放置焊盤和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗證結果、版圖及尺寸。(2)不能進行增加、刪除、修改、連線等操作。(二)子任務2利用給定的FPGA芯片內部資源，根據要求設計邏輯模塊，完成仿真并下載至FPGA應用系統板上進行功能驗證。完成圖1所示算術邏輯單元的設計、仿真，并下載到FPGA應用系統板上進行功能驗證。圖1算術邏輯單元功能框圖3端口及功能描述如表1所示。序號端口功能描述1第一組8位輸入信號2第二組8位輸入信號32位輸入控制信號，分別實現加法、減法、按位與操作、按位或操作等功能49位的輸出信號(1)FPGA程序設計與下載驗證針對圖1所示的算術邏輯單元功能框圖，使用相關軟件、VerilogHDL語言，完成電路設計和功能仿真驗證。(2)FPGA應用系統板開發根據比賽所提供的物料和裝配圖等，完成FPGA應用系(3)FPGA程序設計與下載驗證將設計好的算術邏輯單元Verilog代碼下載到FPGA應用系統板上，利用系統板上相關的資源進行驗證，確保該單(1)只允許展示已完成的電路圖、驗證結果等。(2)FPGA系統板不能進行增加、刪除、修改、連線等4(一)子任務1基于集成電路工藝仿真平臺，回答集成電路制造環節相(1)二氧化硅厚度的測量方法中最精確的是：()。B、光學干涉法C、橢圓偏振光法(2)視頻中正在進行塑封作業，若①部件閉合壓力不足，可能會造成()。A.塑封料填充不足B.開模失敗C.溢料D.塑封體變色(3)二氧化硅的干法刻蝕所采用的等離子體為()。5(4)使用有機溶劑清洗時，按()的順序進行才能收到(5)氮化硅腐蝕一般采用以()為基礎的水溶液。A、鹽酸B、硝酸C、氫氟酸D、磷酸(6)以立式氧化擴散爐為例，以下氧化擴散方式正確的1)產品放置完成后在電腦終端輸入控制片ID。2)在電腦終端輸入操作設備ID、硅片批號等。3)放置硅片盒后，在設備上確認硅片批號等信息后按下4)將一定數量的硅片盒放在立式氧化擴散爐設備的loader窗口，確認放好后按下按鈕進行操作。5)等待設備傳片，傳完片后石英舟上升進入爐管。66)按同樣的方法將控制片放置在氧化爐窗口。中現象②表示的環節是()。B.植球C.走線況。若發現針痕有異常，應()。7(9)氣相外延生長硅常常采用哪種氣體進行拋光?()。(10)含有薄膜所需要的原子或分子的化學物質在反應室內混合并在氣態下發生化學反應，其原子或分子淀積在晶圓表面并聚集，形成薄膜的工藝是()。(1)封裝工藝中，晶圓劃片機顯示區可以進行()等操A、給其他操作人員發送消息B、設置參數C、切割道對位D、操作過程中做筆記(2)IC制造中用的光刻膠一般由()組成。B、增感劑8D、去離子水(3)影響顯影工藝的因素有()。B、顯影液濃度D、工序的溫度和時間(4)由沙子到多晶硅的化學反應有哪些?()(5)切筋成型前進行芯片檢查，下列需要進行剔除的芯B、引線框架不平C、鍍錫露銅D、引腳斷裂(6)光刻膠膜的最終厚度是由哪些因素決定的?()。A、光刻膠黏度B、旋轉速度C、表面張力9(8)能夠去除金屬離子的清洗液是什么?()。(9)制備二氧化硅常常采用的CVD方法有()。D、ALD原子沉積(10)硅常用的濕法刻蝕溶液為()。C、硝酸(二)子任務2基于集成電路工藝仿真平臺，進行集成電路制造環節相(1)考核技能點熔融和凈化過程、晶體生長的控制和優化、晶體形態和尺寸的調整、晶體切割和拋光、晶圓的平整化和清潔處理，確保(2)具體操作在虛擬仿真中通過設置拉晶機、切片機等設備參數、執行工藝流程并以操作、圖片或問答的形式考查對材料準備、爐管轉載、生長區域形成、晶柱拉伸、切割拋光等工藝流程2.氧化工藝(1)考核技能點考查操作氧化爐分批自動進料，并在爐管內開始氧化的過程，同時為保證后續工藝質量，需要檢驗氧化層的質量，確認本次氧化情況，同時監控氧化爐工作是否正常。(2)具體操作在虛擬仿真中通過設置氧化爐的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對氣氛控制、溫度控制、時間與速率、氧化層評估等工藝流程的理解。3.光刻工藝(1)考核技能點考查對光刻技術的認知與設備參數設置，通過涂膠顯影機、光刻機、烘烤設備等實現晶圓涂膠光刻的工藝流程。(2)具體操作在虛擬仿真中通過設置離子注入機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對加載晶圓、表面處理、噴涂涂膠、烘干、光刻、顯影、堅膜等工藝流程的理4.干法刻蝕與濕法刻蝕(1)考核技能點考查運行蝕刻設備進行干法蝕刻與濕法蝕刻兩種工藝(2)具體操作在虛擬仿真中通過設置兩種蝕刻方式的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對預處理、曝光與顯影、蝕刻溶液、蝕刻、清洗等工藝流程的理解。5.切筋成型(1)考核技能點考查對切筋成型工藝的認知與設備參數設置，將在金屬板材上進行的工藝，用于剪斷和彎曲金屬以獲得所需形狀并(2)具體操作在虛擬仿真中通過設置切筋成型機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查設計定位、切割操作、折彎成型以及后續檢測等工藝流程的理解。參賽選手從現場下發的元器件中選取待測試芯片及工裝所需元件和材料，參考現場下發的技術資料(芯片手冊、元器件清單等),在規定時間內，按照相關電路原理與電子使用測試儀器與工具，實施并完成測試任務。集成電路測試共分為數字集成電路測試、模擬集成電路測試和專用集成電路測試三項子任務。(一)子任務一：數字集成電路測試例如待測FV轉換器(例如GP8101)。引腳圖如圖1所以下測試參數均在VCC供電+12V的條件下進行測試。(1)對芯片各個管腳進行開短路測試，并記錄數據。(2)測量靜態下額定工作電流(ICC)。(3)測量靜態工作下第8管腳(V5V)的電壓值。(4)測量靜態工作下第8管腳(V5V)的最大驅動電流根據芯片手冊，設計、焊接、調試完成測試工裝，用該數據FV轉換器搭建并配置測試環境，并進行相關測試。(1)測試芯片輸出電壓誤差值1)測試條件：PWM占空比30%、50%、70%、100%2)測試要求：測量輸出電壓并計算誤差值；(2)測量芯片輸出電壓范圍2)測試要求：輸出測試結果并標注單位；(3)測量芯片在PWM占空比50%時輸出驅動電流。2)輸出測試結果并標注單位。(二)子任務二：模擬集成電路測試可以提供最大400mA的電流輸出。它們的輸入輸出最小壓降可以達到75mV,且輸出端無須外接濾波電容也可以保持穩定的輸出。TPS736xx系列器件的另一個顯著優點是它們采用先進的雙極互補金屬氧化物半導體(BiCMOS)工藝在保持高精度輸出的同時，提供極低輸入輸出壓降和接地電流。此類擁有極低輸入輸出壓降能力的穩壓器通常也稱為LDO。而接地電流極低也意味著待機功耗極低，對于一些便攜式產品來說是很好的選擇。芯片封裝及引腳說明如圖2所示：型號芯片尺寸NCNR/FBNCNC手冊所示。1.參數測試(1)Vw輸出電源波動1)測試條件：Ir=400mA;2)測試要求：記錄測試結果并標注單位；(2)Ia.輸出電流范圍1)測試條件：3.6V≤V≤4.2V2)測試要求：記錄測試結果并標注單位；(3)Iom地電流1)測試條件：Ior=400mA2)測試要求：記錄測試結果并標注單位；(4)Isc輸出短路電流測試1)測試條件：Vr=0V2)測試要求：記錄測試結果并標注單位；2.應用電路測試利用比賽現場提供的TPS736XX芯片、萬能板、各類阻容元件、晶體管器件等，根據提供芯片手冊提供的典型應用，搭建一個輸出電壓為5V的穩壓源。測試并記錄以下數據；(1)輸出電源(2)最大輸出電流(3)輸入輸出壓差(4)接地電流(5)負載調整率(6)線性調整率(7)電源抑制比(8)輸出噪聲電源(三)子任務三：光感集成電路測試感芯片，該芯片利用IIC通信協議進行工作。選手根據參考驅動代碼，將其在自行編寫的測試程序里面進行實現：編寫測試程序，對該芯片所有管腳施加-100μA的電流進行開短路測試，輸出測試結果并標注單位；2)測試要求：輸出測試結果并標注單位；(3)讀寫功能測試1)測試條件：a、Vα=5V,輸入一組數據至寄存器；3)測試要求：輸出測試結果并標注單位。1集成電路應用開發賽項來源于集成電路行業真實工作一、集成電路設計驗證(一)子任務1使用集成電路設計軟件，根據下面功能要求，使用0.18μm工藝PDK,設計集成電路原理圖并進行功能仿真；在此基礎上完成版圖設計和驗證。設計一個兩級CMOS反相器驅動電路。(1)根據給定的工藝庫選擇P和N兩種MOS管，MOS(2)設置電路引腳，包括1個電源VCC(電源值為5V)、1個地信號GND、1個輸入信號端VIN、1個信號輸出端(3)根據裁判現場抽取確定輸出高電平電流值，選手運行仿真程序，確定主要影響輸出高電平電流值的MOS管溝道寬度，并根據通常CMOS數字電路設計原則確定其它MOS管的溝道寬度，展示輸出結果。2(4)完成版圖設計，需考慮放置焊盤和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗證結果、版圖及尺寸。(2)不能進行增加、刪除、修改、連線等操作。(二)子任務2利用給定的FPGA芯片內部資源，根據要求設計邏輯模塊，完成仿真并下載至FPGA應用系統板上進行功能驗證。完成圖1所示算術邏輯單元的設計、仿真，并下載到FPGA應用系統板上進行功能驗證。圖1算術邏輯單元功能框圖3端口及功能描述如表1所示。序號端口功能描述1第一組8位輸入信號2第二組8位輸入信號32位輸入控制信號，分別實現加法、減法、按位與操作、按位或操作等功能49位的輸出信號(1)FPGA程序設計與下載驗證針對圖1所示的算術邏輯單元功能框圖，使用相關軟件、VerilogHDL語言，完成電路設計和功能仿真驗證。(2)FPGA應用系統板開發根據比賽所提供的物料和裝配圖等，完成FPGA應用系(3)FPGA程序設計與下載驗證將設計好的算術邏輯單元Verilog代碼下載到FPGA應用系統板上，利用系統板上相關的資源進行驗證，確保該單(1)只允許展示已完成的電路圖、驗證結果等。(2)FPGA系統板不能進行增加、刪除、修改、連線等4(一)子任務1基于集成電路工藝仿真平臺，回答集成電路制造環節相(1)將預行制好的掩膜版直接和涂有光刻膠的晶片表面接觸，再用紫外光照射來進行曝光的方法，稱為()曝光。B、接近式C、投影式(2)用四氯化硅氫還原法進行硅提純時，通過()可以A、高溫還原爐B、精餾塔C、多晶沉積設備D、單晶爐(3)視頻中是某臺正在作業的設備，當該區域的液體供應不足時，可能會造成下列選項中的哪種現象?()5針位置的調試后，用()遮擋住晶圓四周，完全避光后再進(5)在視頻中，()不屬于沒有被粘接而留在藍膜上的B.正常良品D.針印偏出PAD點6(6)濺射法是由()轟擊靶材表面，使靶原子從靶表面飛濺出來淀積在襯底上形成薄膜。(7)通常一個片盒中最多裝()片晶圓。(8)利用全自動探針臺進行扎針測試時，關于上片的步驟，下列所述正確的是()。(9)晶圓切割的作用是()。7A、對晶圓邊緣進行修正B、將完整的晶圓分割成單獨的晶粒C、在完整的晶圓上劃出切割道的痕跡，方便后續晶粒的分離D、切除電氣性能不良的晶粒(10)點銀漿時，銀漿的覆蓋范圍需要()。A、小于50%B、大于50%C、大于75%D、不小于90%(1)雜質以恒定的表面雜質濃度源源不斷的通入，該擴散過程稱為()。B、預淀積(2)工藝用水中可能存在的污染物有()。A、顆粒D、溶解氧8(3)晶圓框架盒的主要作用為()。A、固定并保護晶圓，避免其隨意滑動而發生碰撞口B、用于儲存晶圓的容器C、保護藍膜，防止晶圓上的藍膜受到污染(4)二氧化硅作為選擇性擴散掩蔽層的條件有()。C、雜質在二氧化硅中的擴散系數遠遠小于在硅中的擴散系數(5)摻氯氧化的好處是()。D、迫使原子更快的穿越氧化層(6)光刻膠的最重要的性能指標有()。B、分辨率C、粘附性(7)切片是拋光片制備中一道重要的工序，因為這一工序基本上決定了硅片的四個重要參數，即晶向以及()。9A、平行度C、翹度D、厚度(8)軟烘(softbake)的目的是什么?()。A、將硅片上覆蓋的光刻膠溶劑去除B、增強光刻膠的粘附性以便在顯影時光刻膠可以很好地粘附C、緩和在旋轉過程中光刻膠膜內產生的應力D、使顯影后的膠膜更加堅硬(9)在全自動探針臺上進行扎針調試時，需要根據晶圓測試隨件單在探針臺輸入界面輸入的信息包括()。A、晶圓產品名稱C、晶圓片號(10)砷化鎵的濕法腐蝕溶液包括()。(二)子任務2基于集成電路工藝仿真平臺，進行集成電路制造環節相(1)考核技能點(2)具體操作在虛擬仿真中通過設置拋光片清洗設備參數、執行工藝流程并以操作、圖片或問答的形式考查對清洗的目的、清洗劑的類型、不同有機污染物的處理方法等內容。2.擴散工藝(1)考核技能點考查操作氧化爐進行擴散工藝，并在爐管內開始擴散的過程，同時為保證后續工藝質量，需要檢驗擴散層的質量，確認本次擴散情況，同時監控氧化爐工作是否正常。(2)具體操作在虛擬仿真中通過設置氧化爐的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對雜質源選擇、溫度控制、擴散時間及速率等工藝流程的理解。3.離子注入(1)考核技能點考查對離子注入技術的認知與設備參數設置，通過設置所需的半導體摻雜類型，并能夠在注入完成后退火以緩和注(2)具體操作在虛擬仿真中通過設置離子注入機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對雜質摻入、電學性質改變、硬化表面等工藝流程的理解。4.晶圓減薄與劃片(1)考核技能點考查準確設置減薄機與劃片機工作參數的能力。(2)具體操作在虛擬仿真中需要選擇適當的刀具以及準確設置刀具參數的能力，如刀盤速度、刀盤深度；劃片工藝中調節參數的能力，如刀盤壓力、過渡速度等。檢查劃片面質量，測量劃片線的精度和平整度等。5.注塑與電鍍去溢料(1)考核技能點考查塑封和電鍍去溢料技術的認知與設備參數設置，通過塑封膠注保護和封裝集成電路芯片，并通過電鍍的方式去(2)具體操作在虛擬仿真中通過設置注塑機與電鍍機等的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對塑封膠注入時間、固化溫度、電鍍處理、清洗等工藝流程的理解。參賽選手從現場下發的元器件中選取待測試芯片及工裝所需元件和材料，參考現場下發的技術資料(芯片手冊、元器件清單等),在規定時間內，按照相關電路原理與電子使用測試儀器與工具，實施并完成測試任務。集成電路測試分為數字集成電路測試、模擬集成電路測試和專用集成電路測試三項子任務。(一)子任務一：數字集成電路測試例如待測芯片：數據選擇器(例如74HC151),引腳圖如圖1所示。(1)輸入嵌位電壓測試：1)測試條件：Vcc=5V,V?=-18mA;2)測試要求：測試I0、I1、I2、I3、I4、I5、I6、I7引腳，輸出測試結果并標注單位；(2)Voh輸出高電平電壓測試2)測試要求：測試Y、W引腳，輸出測試結果并標注(3)Ior輸出低電平電流測試2)測試要求：測試Y、W引腳，輸出測試結果并標注(4)Im輸入低電平電流測試2)測試要求：測試I0、I1、I2、I3、I4、I5、I6、I7引腳，輸出測試結果并標注單位；設計、焊接、調試完成測試工裝，用該數據選擇器搭建并配置測試環境，實現三位表決功能,測試Y輸出電壓值(二)子任務二：模擬集成電路測試它采用8腳雙列直插塑料封裝，內部包含二組形式完全相同的運算放大器，除電源共用外，二組運放相互獨立。其引腳功能如圖2所示：端；+IN為同相輸入端；OUT為輸出端。其工作條件為：單電源：4V～36V;雙電源：±2V~±16V。測試電路圖如圖3所1.參數測試(1)I?輸入偏置電流測試1)測試條件：單電源5V供電；2)測試要求：分別記錄單電源及雙電源供電時的測試結果并標注單位；(2)Vus失調電壓測試1)測試條件：單電源10V供電；2)測試要求：記錄測試結果并標注單位；1)測試條件：單電源10V供電；2)測試要求：記錄測試結果并標注單位；(4)Am開環增益測試1)測試條件：雙電源±10V供電；2)測試要求：記錄測試結果并標注單位；2.應用電路測試利用比賽現場提供的LM324芯片、萬能板、各類阻容元件等，搭建一個如圖3-3所示300mA的恒流源。(2)恒流源輸出電流穩定性；(3)負載兩端的電壓以及紋波系數；(4)恒流源的效率；(三)子任務三：專用集成電路測試片，該芯片利用SPI通信協議進行工作。選手根據參考驅動代碼，將其在自行編寫的測試程序里面進行實現：編寫測試程序，對該芯片所有管腳施加-100μA的電流進行開短路測試，輸出測試結果并標注單位；2)測試要求：輸出測試結果并標注單位；(3)讀寫功能測試2)測試要求：輸出測試結果并標注單位。1集成電路應用開發賽項來源于集成電路行業真實工作一、集成電路設計驗證(一)子任務1使用集成電路設計軟件，根據下面功能要求，使用0.18μm工藝PDK,設計集成電路原理圖并進行功能仿真；在此基礎上完成版圖設計和驗證。設計一個兩級CMOS反相器驅動電路。(1)根據給定的工藝庫選擇P和N兩種MOS管，MOS(2)設置電路引腳，包括1個電源VCC(電源值為5V)、1個地信號GND、1個輸入信號端VIN、1個信號輸出端(3)根據裁判現場抽取確定輸出高電平電流值，選手運行仿真程序，確定主要影響輸出高電平電流值的MOS管溝道寬度，并根據通常CMOS數字電路設計原則確定其它MOS管的溝道寬度，展示輸出結果。2(4)完成版圖設計，需考慮放置焊盤和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗證結果、版圖及尺寸。(2)不能進行增加、刪除、修改、連線等操作。(二)子任務2利用給定的FPGA芯片內部資源，根據要求設計邏輯模塊，完成仿真并下載至FPGA應用系統板上進行功能驗證。完成圖1所示算術邏輯單元的設計、仿真，并下載到FPGA應用系統板上進行功能驗證。圖1算術邏輯單元功能框圖3端口及功能描述如表1所示。序號端口功能描述1第一組8位輸入信號2第二組8位輸入信號32位輸入控制信號，分別實現加法、減法、按位與操作、按位或操作等功能49位的輸出信號(1)FPGA程序設計與下載驗證針對圖1所示的算術邏輯單元功能框圖，使用相關軟件、VerilogHDL語言，完成電路設計和功能仿真驗證。(2)FPGA應用系統板開發根據比賽所提供的物料和裝配圖等，完成FPGA應用系(3)FPGA程序設計與下載驗證將設計好的算術邏輯單元Verilog代碼下載到FPGA應用系統板上，利用系統板上相關的資源進行驗證，確保該單(1)只允許展示已完成的電路圖、驗證結果等。(2)FPGA系統板不能進行增加、刪除、修改、連線等4(一)子任務1基于集成電路工藝仿真平臺，回答集成電路制造環節相(1)單晶硅生長完成后，需要進行質量檢驗，其中熱探針法可以測量單晶硅的()參數。A、電阻率C、少數載流子壽命D、導電類型(2)清洗是晶圓制程中不可缺少的環節，使用S-2清洗液進行清洗時，可以去除的物質是()。C、金屬(3)植球時，球和焊盤金屬形成冶金結合，此時形成的焊點為()。A、第一焊點B、第二焊點5(4)引線鍵合最常使用的原材料是()。(5)制作開關器件通常背面蒸金，目的是()。A、減小摻雜濃度B、抑制寄生效應C、提高開關速度(6)摻雜結束后，要對硅片進行質量檢測，造成硅片表面有顆粒污染的原因可能是()。B、注入機未清洗干凈C、注入過程中晶圓的傾斜角度不合適D、離子束電流檢測不夠精確(7)在傳統光刻機的光學鏡頭與晶圓之間的介質可用水替代空氣，以縮短曝光光源波長和增大鏡頭的數值孔徑，從而提高分辨率的光刻技術是()。A、極紫外光光刻6D、浸潤式光刻(8)切割完的晶圓取出后先用氣槍將晶圓表面的()和硅粉塵進行初步的清理。B、不良晶粒D、切割時產生的火花(9)芯片檢測工藝中，在外觀檢查時發現料管破損，應B、及時更換C、對破損部位進行修補(10)以下哪種情況，探針針尖無法進行修復?()。A、探針針尖被磨平B、探針針尖異常C、探針針尖有異物D、探針針尖氧化(1)高壓氧化的作用有()。7B、壓力增強，迫使原子更快的穿越氧化層C、高壓氧化，可以降低溫度D、相同溫度，速率更快(2)進行增粘處理式，涂布HMDS的方法有()。C、手動涂抹(3)探針卡是晶圓測試重要的材料，對測試結果起到重要作用。當探針卡使用次數過多會影響扎針測試結果。過多使用探針卡的表現有()。A、探針針尖過短B、探針針尖變粗C、探針針尖變細D、探針針尖斷裂(4)晶圓檢測工藝中，晶圓在烘烤過程所采用的設備稱B、高溫干燥箱(5)下列情況中，需要更換點膠頭的有()。A、點膠頭工作超過2小時8B、更換銀漿類型C、點膠頭堵塞D、點膠頭損壞(6)堅膜常常采用的加熱方式有()。D、真空烘焙(7)晶圓劃片后對其外觀進行檢查，觀察到視頻中的不良現象，出現該異常的原因可能有()。A.載片臺步進過大B.劃片刀磨損C.劃片刀轉速過大D.冷卻水流量過小(8)砷化鎵的濕法腐蝕溶液包括()。9(9)退火的方式有()。B、快速熱退火C、電阻絲退火(10)裝片機主要由()系統組成。A、視覺識別(二)子任務2基于集成電路工藝仿真平臺，進行集成電路制造環節相1.CMP平坦化工藝(1)考核技能點考查對CMP技術的認知與設備參數設置，通過操作設備完成平坦化表面、去除殘留物等工作。(2)具體操作在虛擬仿真中通過設置CMP設備參數、執行工藝流程并以操作、圖片或問答的形式考查對研漿、拋光、清洗等工2.引線鍵合(1)考核技能點考查對引線鍵合工藝的認知與設備參數設置，將芯片與封裝基座連接的關鍵工藝，用于實現電信號傳輸和電源供應，并提供機械支撐和保護作用。(2)具體操作在虛擬仿真中通過設置引線鍵合機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查焊球制備、芯片定位、焊接加熱與壓力施加、焊點形成以及后續檢測等工藝流3.薄膜淀積(1)考核技能點考查對薄膜淀積技術的認知與設備參數設置，通過在材料表面上形成一層均勻、致密且具有特定功能的薄膜，以改變或增強材料的性質和實現特定應用需求。(2)具體操作在虛擬仿真中通過設置薄膜淀積機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對清洗與預處理、薄膜淀積、后處理和退火等工藝流程的理解。4.芯片粘接與銀漿固化(1)考核技能點考查對固晶技術的認知與設備參數設置，將芯片與載體基底牢固連接在一起，并建立電氣連接，同時利用銀漿的導電性能實現良好的信號傳輸。(2)具體操作在虛擬仿真中通過設置粘接機與銀漿固化機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對粘接劑選擇、對準、壓合、固化等工藝流程的理解。5.晶圓施加探針測試(1)考核技能點考查對基于測試機，對圓片施加探針，進行功能和性能(2)具體操作準確設置探針臺參數，以確保測試的準確性和穩定性。此外完成扎針前的調參，以保證探針與晶圓良好接觸，并避免損壞或測試誤差；同時核對MAP圖信息以確保在正確的位置進行晶圓測試；最后需要記錄不合格品，準確記錄測試結果并標記不合格晶圓，以便進一步處理和排查。參賽選手從現場下發的元器件中選取待測試芯片及工裝所需元件和材料，參考現場下發的技術資料(芯片手冊、元器件清單等),在規定時間內，按照相關電路原理與電子(一)子任務一：數字集成電路測試圖1所示。(1)靜態測試：1)測試條件：Vc=5V,E?=1;2)測試要求：測試9、10、11、12引腳，輸出測試結(2)Vo輸出高電平電壓測試1)測試條件：Vα=4.75V,Io=-0.4mA,Vn=0.8V;2)測試要求：測試4、5、6、7引腳，輸出測試結果(3)I輸出低電平電流測試1)測試條件：Iu=4mA,Vc=4.75V;2)測試要求：測試4、5、6、7引腳，輸出測試結果(4)In輸入低電平電流測試2)測試要求：測試4、5、6、7引腳，輸出測試結果2.功能測試設計、焊接、調試完成測試工裝，用該譯碼器驅動四位LED循環顯示，搭建并配置測試環境，測試O-Oa輸出電壓(二)子任務二：模擬集成電路測試可以提供最大400mA的電流輸出。它們的輸入輸出最小壓降可以達到75mV,且輸出端無須外接濾波電容也可以保持穩定的輸出。TPS736xx系列器件的另一個顯著優點是它們采用先進的雙極互補金屬氧化物半導體(BiCMOS)工藝在保持高精度輸出的同時，提供極低輸入輸出壓降和接地電流。此類擁有極低輸入輸出壓降能力的穩壓器通常也稱為LDO。而接地電流極低也意味著待機功耗極低，對于一些便攜式產品來說是很好的選擇。芯片封裝及引腳說明如圖2所示：型號芯片尺寸NCNR/FBNCNC1.參數測試1)測試條件：Ior=400mA;2)測試要求：記錄測試結果并標注單位；1)測試條件：3.6V≤V≤4.2V2)測試要求：記錄測試結果并標注單位；(3)Icm地電流2)測試要求：記錄測試結果并標注單位；(4)Isc輸出短路電流測試2)測試要求：記錄測試結果并標注單位；2.應用電路測試元件、晶體管器件等，根據提供芯片手冊提供的典型應用，搭建一個輸出電壓為5V的穩壓源。(1)輸出電源(2)最大輸出電流(3)輸入輸出壓差(4)接地電流(5)負載調整率(6)線性調整率(7)電源抑制比(8)輸出噪聲電源(三)子任務三：混合集成電路測試例如待測芯片：AD7895,AD7895是一款快速、12位逐次逼近型模數轉換器ADC,采用+5V單電源供電。1.參數測試(1)OS開短路測試測試編寫測試程序，對該芯片所有管腳施加-100μA的電流進行開短路測試，輸出測試結果并標注單位；(2)最低有效位電壓測試2)測試要求：輸出測試結果并標注單位；(3)功能測試1)測試條件：Vw=5V,V=2.52)測試要求：輸出測試結果并標注單位；(4)V輸入最高電壓測試2)測試要求：輸出測試結果并標注單位；(5)I輸入電流測試2)測試要求：輸出測試結果并標注單位；2)測試要求：輸出測試結果并標注單位；2.應用測試根據芯片手冊，利用比賽現場提供的AD7895芯片、單片機8X51模塊、萬能板、各類阻容元件等，搭建頻率為室溫1集成電路應用開發賽項來源于集成電路行業真實工作一、集成電路設計驗證(一)子任務1使用集成電路設計軟件，根據下面功能要求，使用0.18μm工藝PDK,設計集成電路原理圖并進行功能仿真；在此基礎上完成版圖設計和驗證。設計一個帶兩級CMOS反相器整形輸出的低電壓檢測電路，即當電源電壓由高到低變化，并且低于某一個設定值 (低電壓檢測有效值LVDA)時，該電路會產生一個有效的低電壓檢測信號；反之，當電源電壓從零開始慢慢上升，當超過某一個設定值(低電壓檢測釋放值LVDR)時，該低電(1)根據給定的工藝庫選擇P和N兩種MOS管，這些MOS管的寬長比W/L=5μm/lμm;MOS管數量盡量少。(2)使用的電阻數量盡量少，并根據給定的工藝庫選擇高阻多晶電阻，確定相應的方塊數，考慮到電阻版圖精度，2所有電阻方塊數不少于100。(3)設置電路引腳，包括1個電源VCC(電源值為5V)、1個地信號GND、1個電壓信號輸出端VOUT。(4)根據裁判現場抽取確定LVDA、LVDR值，選手運行仿真程序，確定影響這兩個參數的電阻大小，并展示輸出(5)完成版圖設計，需考慮放置焊盤和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗證結果、版圖及尺寸。(2)不能進行增加、刪除、修改、連線等操作。(二)子任務2利用給定的FPGA芯片內部資源，根據要求設計邏輯模塊，完成仿真并下載至FPGA應用系統板上進行功能驗證。完成圖1數字時鐘單元的設計、仿真，并下載到FPGA應用系統板上進行功能驗證。3100進制計數器100進制計數器60進制計數器60進制計數器圖1是一個帶清零和暫停功能的“數字時鐘驅動單元”,信號的高位和低位；MH,ML為分鐘信號的高位和低位。2.操作過程(1)FPGA程序設計與下載驗證針對圖1所示的數字時鐘單元功能框圖，使用相關軟件、VerilogHDL語言，完成電路設計和功能仿真驗證。(2)FPGA應用系統板開發根據比賽所提供的物料和裝配圖等，完成FPGA應用系統板的開發。(3)FPGA程序設計與下載驗證將設計好的數字時鐘單元Verilog代碼下載到FPGA應用系統板上，利用系統板上相關的資源進行驗證，確保該單元功能完整。4(1)只允許展示已完成的電路圖、驗證結果等。(2)FPGA系統板不能進行增加、刪除、修改、連線等5(一)子任務1基于集成電路工藝仿真平臺，回答集成電路制造環節相(1)將預行制好的掩膜版直接和涂有光刻膠的晶片表面接觸，再用紫外光照射來進行曝光的方法，稱為()曝光。B、接近式C、投影式(2)用四氯化硅氫還原法進行硅提純時，通過()可以A、高溫還原爐B、精餾塔C、多晶沉積設備D、單晶爐(3)視頻中是某臺正在作業的設備，當該區域的液體供應不足時，可能會造成下列選項中的哪種現象?()6A.切割崩邊針位置的調試后，用()遮擋住晶圓四周，完全避光后再進(5)在視頻中，()不屬于沒有被粘接而留在藍膜上的A.崩邊7B.正常良品C.針印過深D.針印偏出PAD點(6)濺射法是由()轟擊靶材表面，使靶原子從靶表面飛濺出來淀積在襯底上形成薄膜。D、帶能離子(7)通常一個片盒中最多裝()片晶圓。(8)利用全自動探針臺進行扎針測試時，關于上片的步驟，下列所述正確的是()。8(9)晶圓切割的作用是()。A、對晶圓邊緣進行修正B、將完整的晶圓分割成單獨的晶粒C、在完整的晶圓上劃出切割道的痕跡，方便后續晶粒的分離D、切除電氣性能不良的晶粒(10)點銀漿時，銀漿的覆蓋范圍需要()。A、小于50%B、大于50%C、大于75%D、不小于90%(1)雜質以恒定的表面雜質濃度源源不斷的通入，該擴散過程稱為()。A、恒定源擴散B、預淀積(2)工藝用水中可能存在的污染物有()。A、顆粒9B、細菌D、溶解氧(3)晶圓框架盒的主要作用為()。A、固定并保護晶圓，避免其隨意滑動而發生碰撞口B、用于儲存晶圓的容器C、保護藍膜，防止晶圓上的藍膜受到污染(4)二氧化硅作為選擇性擴散掩蔽層的條件有()。C、雜質在二氧化硅中的擴散系數遠遠小于在硅中的擴散系數D、二氧化硅的絕緣性比較好(5)摻氯氧化的好處是()。D、迫使原子更快的穿越氧化層(6)光刻膠的最重要的性能指標有()。B、分辨率(7)切片是拋光片制備中一道重要的工序，因為這一工序基本上決定了硅片的四個重要參數，即晶向以及()。B、直徑C、翹度D、厚度(8)軟烘(softbake)的目的是什么?()。A、將硅片上覆蓋的光刻膠溶劑去除B、增強光刻膠的粘附性以便在顯影時光刻膠可以很好地粘附C、緩和在旋轉過程中光刻膠膜內產生的應力D、使顯影后的膠膜更加堅硬(9)在全自動探針臺上進行扎針調試時，需要根據晶圓測試隨件單在探針臺輸入界面輸入的信息包括()。A、晶圓產品名稱C、晶圓片號D、晶圓尺寸(10)砷化鎵的濕法腐蝕溶液包括()。(二)子任務2基于集成電路工藝仿真平臺，進行集成電路制造環節相(1)考核技能點(2)具體操作在虛擬仿真中通過設置拋光片清洗設備參數、執行工藝流程并以操作、圖片或問答的形式考查對清洗的目的、清洗劑的類型、不同有機污染物的處理方法等內容。2.擴散工藝(1)考核技能點考查操作氧化爐進行擴散工藝，并在爐管內開始擴散的過程，同時為保證后續工藝質量，需要檢驗擴散層的質量，確認本次擴散情況，同時監控氧化爐工作是否正常。(2)具體操作在虛擬仿真中通過設置氧化爐的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對雜質源選擇、溫度控制、擴散時間及速率等工藝流程的理解。3.離子注入(1)考核技能點考查對離子注入技術的認知與設備參數設置，通過設置所需的半導體摻雜類型，并能夠在注入完成后退火以緩和注(2)具體操作在虛擬仿真中通過設置離子注入機的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對雜質摻入、電學性質改變、硬化表面等工藝流程的理解。4.晶圓減薄與劃片(1)考核技能點考查準確設置減薄機與劃片機工作參數的能力。(2)具體操作在虛擬仿真中需要選擇適當的刀具以及準確設置刀具參數的能力，如刀盤速度、刀盤深度；劃片工藝中調節參數的能力，如刀盤壓力、過渡速度等。檢查劃片面質量，測量劃片線的精度和平整度等。5.注塑與電鍍去溢料(1)考核技能點考查塑封和電鍍去溢料技術的認知與設備參數設置，通過塑封膠注保護和封裝集成電路芯片，并通過電鍍的方式去(2)具體操作在虛擬仿真中通過設置注塑機與電鍍機等的設備參數、執行工藝流程并以操作、圖片或問答的形式考查對塑封膠注入時間、固化溫度、電鍍處理、清洗等工藝流程的理解。參賽選手從現場下發的元器件中選取待測試芯片及工裝所需元件和材料，參考現場下發的技術資料(芯片手冊、元器件清單等),在規定時間內，按照相關電路原理與電子使用測試儀器與工具，實施并完成測試任務。集成電路測試共分為數字集成電路測試、模擬集成電路測試和專用集成電路測試三項子任務。(一)子任務一：數字集成電路測試例如待測芯片：譯碼器(例如CD4511BE),引腳圖如圖1所示。DD9g立岳65ABubef81.參數測試(1)Iw靜態工作電流測試1)測試條件：Vw=3V,L=1,/B=1,/L=2)測試要求：輸出測試結果并標注單位；(2)Vo輸出高電平電壓測試1)測試條件：Vw=5V,Iw=-17mA;2)測試要求：測試a、b、c、d、e、f、g引腳，輸出測(3)I?.輸出低電平電流測試2)測試要求：測試a、b、c、d、e、f、g引腳，輸出測(4)In輸入低電平電流測試2)測試要求：測試A、B、C、D引腳，輸出測試結果并標2.功能測試設計、焊接、調試完成測試工裝，用該譯碼器驅動數碼(二)子任務二：模擬集成電路測試例如器(例如AD8058)。二運放集成電路，它采用8腳雙列直插塑料封裝，內部包含四組形式完全相同的運算放大據芯片手冊進行參數測試：1.參數測試(1)I?輸入靜態電流測試1)測試條件：Vs=±5V、R=100Ω;2)測試要求：分別記錄單電源及雙電源供電時的測試(2)Vus失調電壓測試2)測試要求：記錄測試結果并標注單位；2)測試要求：記錄測試結果并標注單位；(4)Am開環增益測試1)測試條件：雙電源±5V供電；2)測試要求：記錄測試結果并標注單位；2.應用電路測試利用比賽現場提供的AD8058芯片、萬能板、各類阻容元件等，搭建一個如圖3所示的全波整流電路。6o1M670045測試并記錄以下數據；(1)輸出波形；(2)輸出電壓以及紋波系數；(3)改成雙電源供電后的輸出波形；(4)改成雙電源供電后的輸出電壓以及紋波系數；(三)子任務三：存儲集成電路測試例如待測芯片：AT24C02,該存儲集成電路為EEPROM芯片，該芯片利用IIC通信協議進行工作，是一種掉電后數據不丟失的存儲芯片。選手根據參考驅動代碼，將其在自行編寫的測試程序里編寫測試程序，對該芯片所有管腳施加-100μA的電流進行開短路測試，輸出測試結果并標注單位；2)測試要求：輸出測試結果并標注單位；(3)讀寫功能測試2)測試要求：輸出測試結果并標注單位。1集成電路應用開發賽項來源于集成電路行業真實工作一、集成電路設計驗證(一)子任務1使用集成電路設計軟件，根據下面功能要求，使用0.18μm工藝PDK,設計集成電路原理圖并進行功能仿真；在此基礎上完成版圖設計和驗證