10.1組合邏輯電路的概述10.2組合邏輯電路的分析10.3常用組合邏輯功能器件10.4組合邏輯電路的設計10.1組合邏輯電路的概述數(shù)字電路按邏輯功能劃分可分成兩大類：一類是組合邏輯電路，另一類是時序邏輯電路。在任一時刻，輸出信號只決定于該時刻各輸入信號的組合，而與該時刻以前的電路狀態(tài)無關的電路稱為組合邏輯電路。從組合邏輯電路邏輯功能的特點不難看出，由于其輸出與電路的歷史狀態(tài)無關，則電路中就不會包含存儲單元，而且輸入與輸出之間沒有反饋連線。這是組合邏輯電路在結(jié)構(gòu)上的共同點。圖１０．１．１所示為組合邏輯電路方框圖。圖中Ｘ１、Ｘ２、…、Ｘｎ表示輸入邏輯變量，Ｙ１、Ｙ１、…、Ｙｍ表示輸出邏輯變量。它可用如下的邏輯函數(shù)來描述：

從輸出量來看，若組合邏輯電路只有一個輸出量，則稱為單輸出組合邏輯電路；若組合邏輯電路有多個輸出量，則稱為多輸出組合邏輯電路。任何組合邏輯電路，不管是簡單的還是復雜的，其電路結(jié)構(gòu)均滿足如下特點：由各種類型邏輯門電路組成，電路的輸入和輸出之間沒有反饋，電路中不含存儲單元。１０．２組合邏輯電路的分析１．分析方法

邏輯電路的分析，就是根據(jù)已知的邏輯電路圖來分析電路的邏輯功能。其分析步驟如下：（１）寫出輸出變量對應于輸入變量的邏輯函數(shù)表達式。

由輸入級向后遞推，寫出每個門輸出對應于輸入的邏輯關系，最后得出輸出信號對應于輸入信號的邏輯關系式，并進行相應的化簡。（２）根據(jù)輸出邏輯函數(shù)表達式列出邏輯真值表。

將輸入變量的狀態(tài)以自然二進制數(shù)順序的各種取值組合代入輸出邏輯函數(shù)式，求出相應的輸出狀態(tài)，并填入表中，即得真值表。（３）根據(jù)真值表或輸出函數(shù)表達式，確定邏輯功能。１０．３常用組合邏輯功能器件１０．３．１編碼器

為了區(qū)分一系列不同的事物，將其中的每個事物用一個二值代碼表示，這就是編碼的含義。在二值邏輯電路中，信號都是以高、低電平的形式給出的。因此，編碼器的邏輯功能就是把輸入的每一個高、低電平信號編成一個對應的二進制代碼。圖１０．３．１所示為８線—３線優(yōu)先編碼器ＣＴ７４１４８的邏輯圖及邏輯示意圖。圖中為輸入端，為選通輸入端，又稱使能端。為輸出端。為選通輸出端，為擴展輸出端。它的真值表如表１０．３．１所示。ＣＴ７４１４８的邏輯功能說明如下：（１）輸入為低電平０有效，高電平１無效。其中優(yōu)先權(quán)最高，次之，其余依次類推，級別最低。也就是說，當＝０時，其余輸入信號無論是０還是１都不起作用，電路只對進行編碼，輸出為反碼，其原碼為１１１。又如，當＝１、＝０時，則電路只對進行編碼，輸出原碼為１１０。其余類推。（２）選通輸入端的作用。當＝１時，門Ｇ１輸出０，所有輸出與或非門都被封鎖，輸出編碼器不工作。當＝０時，Ｇ１輸出１，解除封鎖，允許編碼器編碼，輸出由輸入決定。

（３）選通輸出端的作用。當輸入都為高電平１，且時，=0，允許下級編碼器編碼；當=1時，禁止下級編碼器工作。因此，用于擴展編碼規(guī)模。（４）擴展輸出端的作用。當=0時，表示本級編碼器在編碼，輸出可由輸入決定；當Ｘ＝１時，則表示本級編碼器不再編碼，輸出１０．３．２譯碼器譯碼是編碼的逆過程。譯碼器是將輸入的二進制代碼翻譯成控制信號。譯碼器輸入為二進制代碼，輸出是一組與輸入代碼相對應的高低電平信號。１．二進制譯碼器將輸入二進制代碼譯成相應輸出信號的電路，稱為二進制譯碼器。圖１０．３．２所示為譯碼器ＣＴ７４１３８的邏輯圖及邏輯示意圖。由于它有３個輸入端、８個輸出端，因此，又稱３線—８線譯碼器。圖中Ａ２、Ａ１、Ａ０為二進制代碼輸入端；為輸出端，低電平有效；為使能端，且由以上分析可得３線—８線譯碼器ＣＴ７４１３８的功能表，如表１０．３．２所示３線—８線譯碼器ＣＴ７１３８有如下邏輯功能：（１）當所有輸出與非門被封鎖，譯碼器不工作，輸出都為高電平１。（２）當所有輸出與非門解除封鎖，譯碼器工作，輸出低電平有效。這時，譯碼器輸出由輸入二進制代碼決定，根據(jù)圖１０．３．２（ａ）可寫出ＣＴ７４１３８的輸出邏輯函數(shù)式為由輸出邏輯函數(shù)式可看出，二進制譯碼器的輸出將輸入二進制代碼的各種狀態(tài)都譯出來了。因此，二進制譯碼器又稱為全譯碼器。由于輸出低電平有效，因此，它的輸出提供了輸入變量全部最小項的反。２．二—十進制譯碼器將輸入ＢＣＤ碼的１０個代碼譯成１０個高、低電平輸出信號，稱為二—十進制譯碼器。由于它有４個輸入端、１０個輸出端，所以，又稱為４線—１０線譯碼器。圖１０．３．３所示為４線—１０線譯碼器ＣＴ７４４２的邏輯示意圖。圖中Ａ３、Ａ２、Ａ１、Ａ０為輸入端，為輸出端，低電平有效，其邏輯表達式為３．顯示譯碼器數(shù)字系統(tǒng)中使用的是二進制數(shù)，但在數(shù)字測量儀表和各種顯示系統(tǒng)中，為了便于表示測量和運算的結(jié)果以及對系統(tǒng)的運行狀況進行檢測，常需要將數(shù)字量用人們習慣的十進制字符直觀地顯示出來。因此，數(shù)字顯示電路是許多數(shù)字電路不可或缺的部分。數(shù)字顯示電路通常由譯碼器、驅(qū)動器和數(shù)碼顯示器組成。常用的顯示器件有半導體數(shù)碼管、液晶數(shù)碼管和熒光數(shù)碼管等。下面只介紹半導體數(shù)碼管。１）半導體數(shù)碼管半導體數(shù)碼管（或稱ＬＥＤ數(shù)碼管）的基本單元是ＰＮ結(jié)，多個ＰＮ結(jié)可以按分段式封裝成半導體數(shù)碼管，其字形結(jié)構(gòu)如圖１０．３．４（ｂ）所示。發(fā)光二極管的工作電壓為１．５～３Ｖ，工作電流為幾毫安到十幾毫安，壽命很長。半導體數(shù)碼管將十進制數(shù)碼分成七段，每段為一個發(fā)光二極管，小數(shù)點用另一個發(fā)光二極管顯示，其結(jié)構(gòu)如圖１０．３．４（ａ）所示，選擇不同字段發(fā)光，可顯示出不同的字形。例如，當ａ，ｂ，ｃ，ｄ、ｅ，ｆ，ｇ七段全亮時，顯示出８；ｂ、ｃ段亮時，顯示出１。半導體數(shù)碼管中七個發(fā)光二極管有共陰極和共陽極兩種接法。前者某一段接高電平時發(fā)光，后者某一段接低電平時發(fā)光。使用時每個管要串聯(lián)限流電阻。２）七段顯示譯碼器七段顯示譯碼器的功能是把二—十進制代碼譯成對應于數(shù)碼管的七字段信號，驅(qū)動數(shù)碼管，顯示出相應的十進制數(shù)碼。圖１０．３．５所示為七段顯示譯碼器７４ＬＳ２４７的外引線排列圖。圖10.3.6所示為七段顯示譯碼器和數(shù)碼管的連接圖。圖中為熄滅輸入端，當端輸為０時，七個輸出均為１，數(shù)碼管熄滅，而在正常工作時，及其他兩個控制端接高電平。改變電阻器Ｒ的大小可以調(diào)節(jié)數(shù)碼管的工作電流和顯示亮度。４．用譯碼器設計組合邏輯電路

譯碼器的基本應用是作為地址譯碼器。此外，由于譯碼器的每個輸出端對應著地址輸入變量的一個最小項，而任何邏輯函數(shù)都可以表示為最小項之和的形式，故這類譯碼器可以構(gòu)成多輸出的邏輯函數(shù)發(fā)生器。１０．３．３數(shù)據(jù)選擇器

數(shù)據(jù)選擇是指經(jīng)過選擇，把多個通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去。實現(xiàn)數(shù)據(jù)選擇功能的電路稱為數(shù)據(jù)選擇器。它有ｎ位地址輸入、２ｎ位數(shù)據(jù)輸入和１位數(shù)據(jù)輸出端。每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出，其功能類似于一個單刀多擲開關。數(shù)據(jù)選擇器的功能是將多路數(shù)據(jù)輸入信號在地址輸入的控制下選擇某一路數(shù)據(jù)到輸出端的電路。數(shù)據(jù)選擇器框圖及等效開關如圖１０．３．８所示。圖１０．３．９所示為四選一數(shù)據(jù)選擇器的邏輯圖，它有４個數(shù)據(jù)通道Ｄ０、Ｄ１、Ｄ２、Ｄ３，有兩個地址控制信號Ａ１、Ａ０，Ｙ為數(shù)據(jù)輸出端，為使能端，又稱選通端，輸入低電平有效。表１０．３．３所示為由邏輯圖得出的四選一數(shù)據(jù)選擇器的功能表。數(shù)據(jù)選擇器的邏輯函數(shù)式：具有兩位地址輸入Ａ１、Ａ０

的四選一數(shù)據(jù)選擇器在時，輸出與輸入間的邏輯關系可以寫成若將Ａ１、Ａ０作為兩個輸入變量，同時令Ｄ０～Ｄ３為第三個輸入變量的適當狀態(tài)（包括原變量、反變量、０和１），就可以在數(shù)據(jù)選擇器的輸出端產(chǎn)生任何形式的三變量組合邏輯函數(shù)。１０．４組合邏輯電路的設計１．設計方法根據(jù)實際邏輯問題，求出所要求的邏輯功能的最簡單邏輯電路稱為組合邏輯電路的設計。它是組合邏輯電路分析的逆過程，其設計步驟如下：（１）邏輯抽象：根據(jù)實際邏輯問題的因果關系確定輸入、輸出變量，并定義邏輯變量的含義。邏輯要求的文字描述一般很難做到全面而確切，往往需要對題意反復分析，進行邏輯抽象，這是一個很重要的過程，是建立邏輯問題真值表的基礎。（２）