一種多通道線性化c-oa跨導放大器的設計

在線a-d矩陣由幾個低分辨率的子a-d矩陣（每級分辨率為1.5）組成。模擬信號從第一個子a-d窗口輸入，并將其轉換為相應的低分辨率數字輸出。然后，在相應的情況下，將錯誤誤差的余量轉移到下一個子a-d窗口，并執行類似的轉換。根據上述步驟，所采樣的模擬信號和每個一級子a-d窗口將生成對應的序列數字輸出。經過適當的計算，這些低分析率數字輸出值可以得到最終的分辨率數字輸出值。為了便于對后級進行轉換，必須將信號的接收幅度設置為適當的振幅。因此,在流水線A/D轉換器中,除了需要比較器外,還需要可進行精確減法和增益功能的電路.這些功能完全可通過一個以OTA為核的開關電容增益結構完成.該OTA的性能指標完全由流水線A/D轉換器的整體性能(轉換速率和精度)決定,此外,在整個A/D結構中,對第一級中的OTA性能要求最為嚴格.對后面各級的OTA可采用按比例縮小的原則設計,以期達到最小的功耗.對于10位分辨率、30MHz采樣頻率的流水線式A/D轉換器,其OTA需要滿足和希望獲得的性能指標見表1.1電容.模型設計一個放大器首先是要根據其用途選擇一種合適的電路結構.對用于高速、高精度A/D轉換器的放大器,希望其在低的電源電壓下有盡可能高的動態范圍,還要考慮諸如建立時間、輸入共模范圍、輸出擺幅、共模抑制比、電源抑制比、功耗等方面性能的限制.圖1是目前常見的幾種放大器結構.圖1(a)是一種簡單的兩級放大器,它的差分輸出擺幅是2Vsup-4Vds,sat,其中Vsup是電源電壓,Vds,sat是使晶體管工作在飽和區的最小Vds.顯然它的輸出擺幅在各種放大器結構中是最大的.該結構的首要缺點是頻率特性差,因為它的非主極點是gm6/CL,其中gm6是M5、M6的跨導,CL是負載電容.在電路偏置給定的情況下,它的次主極點完全由負載電容決定,這使其帶寬較小,速度受到限制.這種電路的其他缺點是功耗較大,電源抑制比(PSRR)和共模抑制比(CMRR)差.圖1(b)是套筒-級聯OTA,它的優點是:頻率特性好(帶寬很寬);在各種放大器結構中功耗最低.它之所以有很寬的帶寬,是由于它的次主極點由M3、M4的跨導gm3決定,其值約為gm3/CL1,其中CL1是M3或M4源極節點的寄生電容.由于圖1(b)中的CL1要遠小于圖1(a)中的CL,故圖1(b)的次主極點要遠大于圖1(a)中的次主極點.所以這種結構的帶寬更寬、速度更快.此外,由于這種結構只有兩條電流支路,因此在所有結構中功耗最低.該電路的缺點是信號的共模輸入范圍和輸出擺幅太小.如圖1(b)所示,為了保證電路正常工作,所有的管子都必須工作在飽和區.在這種情況下,它的輸出擺幅為2Vsup-10Vds,sat-6Vmargin,其中Vmargin是為防止工藝偏差造成管子進入線形區而設定的電壓安全裕度.該結構的共模輸入范圍是VT+Vds,sat<Vincom<Vb2,其中VT是M9的閾值電壓,Vincom是共模輸入電壓,Vb2是M3、M4柵極的偏置電壓.在低電源電壓下,這種結構的輸出擺幅和共模輸入范圍是難以達到要求的.圖1(c)是折疊-級聯OTA,因為它的次主極點也是由內部有源負載管的跨導和內部節點的寄生電容決定,即為gm7/CL1,其中CL1是M9、M10漏極節點的寄生電容值,所以它的頻率特性和套筒-級聯結構相近.它的輸出擺幅為2Vsup-8Vds,sat-4Vmargin,共模輸入范圍是VT+Vds,sat<Vincom<Vsup,兩者都遠大于套筒-級聯結構的對應值.由于它有4條電流支路,所以它的功耗要大于套筒-級聯結構.從應用角度考慮,我們設計的放大器將來會用于更低的電源電壓,并要求有盡可能快的速度,大的輸出擺幅和共模輸入范圍.對比以上3種結構,并對性能和功耗折衷考慮,我們認為折疊-級聯OTA更接近要求.2優化和分析電路結構在上一節中,我們選定的折疊-級聯基本結構尚不能完全滿足要求,為此,我們在這種結構的基礎上進行了一些改進,改進后的結構如圖2所示.2.1電路改進設計除去共模反饋電路(CMFB)和偏置電路,改進后的電路共有20個晶體管.電路由從前的N管差分對輸入變為P管差分對輸入,輸入差分對的負載以前是P管的跨導,現在變為N管的跨導.由于在同樣的條件下,N管的跨導約是P管跨導的2.5倍.所以M7或M8漏極處產生的極點的頻率gm7/CL1(gm7是M7或M8的跨導,CL1是M1或M2漏極節點的總電容)約為以前的2.5倍.可見頻率性能得到了相當的改善.此外由于P管產生的噪聲要小于N管產生的噪聲,所以這種結構的噪聲性能也要好于N管輸入的結構.由于輸入管的跨導減小,整個電路的直流增益要降低,但即使這樣,直流增益也足以滿足我們的要求,可見這種對直流增益進行折衷而改善頻率特性和噪聲性能的做法是可取的.另一點改進是輸入差分對的恒流源由以前的單個P管變為2個級聯P管.這樣改進后可顯著增加PSRR和CMRR,但也使輸入范圍有所減小,不過這仍可滿足我們的設計要求.在原有的電路結構中還加入了2個管子M19和M20,這2個管子在輸入小信號時并不工作,只是當輸入為大的階躍信號時才對兩個輸入管的漏極電位進行鉗制,以減小漏極瞬態電壓的變化.如果沒有這兩個管子,折疊OTA從壓擺率限制區脫離出來的時間要相對長一些,從而使大信號建立特性變差.最后,為了進一步增大輸出擺幅和直流增益,在原有結構的輸出級后又增加了一級共源放大器.這樣在放大器內部(M7或M8的漏極)出現了一個高阻節點,從而引入一個新的低頻極點,因而需要對電路進行補償,其補償方式類似于兩級放大器.2.2壓擺率的計算和正負系統設計設計一個放大器,首先要根據最基本的指標初步定出它的靜態偏置,并在以后的設計中根據其他的性能要求對靜態偏置進一步調整.根據要求,該電路需要在12ns的時間內使2.24V的差分階躍信號建立到終值的99.9%.若設建立時間的前5ns由壓擺率決定.則壓擺率要達到如下值:階躍信號幅度壓擺率決定的時間=25=400V/μs.階躍信號幅度壓擺率決定的時間=25=400V/μs.假定負載電容和補償電容都近似為2pF,則為使壓擺率達到400V/μs,各條支路的電流應近似定為:I(M11)=800μA,I(M13)=I(M15)=400μA,I(M17)=I(M18)=1.2mA.根據各條支路的偏流可定出各管的跨導和漏極等效電阻,進而可計算出整個電路的直流增益為:Aν=gm1{[gm7·ro7(ro3//ro4)]//[gm14·ro13·ro14]}·gm9(ro9//ro11).為了使放大器穩定地偏置在所期望的條件下,需要對偏置電路精心設計.圖3(見第82頁)是我們設計的偏置電路.這個電路提供了全差分放大器和共模反饋電路需要的所有的偏置電壓.2.3采樣-保持電路在折疊級和共源輸出級的輸出端各有一個高阻節點,它們將產生一對頻率接近的主極點和次主極點,這會引起閉環特性不穩定,為此需要對電路進行補償.最簡單的補償方法是在放大器的兩個輸出端和M7、M8之間各接一個Miller補償電容.補償后的主次極點是:P1=?1gmCcR1R2?P2=?gmCcC1C2+C2Cc+C1Cc.(1)Ρ1=-1gmCcR1R2?Ρ2=-gmCcC1C2+C2Cc+C1Cc.(1)此外,還將在右半平面產生一個零點gm/Cc,這個零點的模值和次主極點的模值較為接近,故將使電路在開環情況下,單位增益帶寬處的相位裕度變小.為了消除這個零點的影響,可在Miller補償電容和輸出節點之間串聯一個電阻,這時的零點變為:Z=1Cc(1/gm?Rz)?(2)Ζ=1Cc(1/gm-Rz)?(2)而極點基本不變,適當選取Rz的值,可將零點移到很高的頻率,從而不再影響相位裕度.由于這個放大器將用在采樣-保持電路中,所以我們最關心的是它對階躍輸入信號的建立時間.設當輸入端的差分信號大于飽和壓降Vds,sat時為壓擺率建立時間,小于Vds,sat時為線性建立時間,通過對壓擺率公式:SR=IXMCc=IXMgm1ωu,(3)SR=ΙXΜCc=ΙXΜgm1ωu,(3)跨導公式:gm1=2IddVGS?VT=2IddVds,sat?(4)gm1=2ΙddVGS-VΤ=2ΙddVds,sat?(4)及單極點線性階躍響應公式:VO=V∞(1?e?tτ)(5)VΟ=V∞(1-e-tτ)(5)聯立,可得總建立時間為tsettle=2ωu(ViVds,sat?12fFB)?1fFBωuln(ξViVds,sat).(6)tsettle=2ωu(ViVds,sat-12fFB)-1fFBωuln(ξViVds,sat).(6)上式的第一項為壓擺率建立時間,第二項為線性建立時間.IXM是輸入級對補償電容的最大充電電流;ωu是開環響應的單位增益帶寬;gm1是輸入級的跨導;VGS、VT、Idd分別是輸入管在靜態時的柵源電壓、閾值電壓和漏極電流;fFB是閉環反饋因子,在用于實際的采樣-保持電路時,它的值大約為0.25;τ是時間常數,其值為1/(fFB·ωu);Vds,sat的值一般被設計在100mV;ξ是建立精度,其值是0.1%;Vi是輸入端的最大差分信號擺幅,它的值是1.12V,與之相應的輸出端最大擺幅是2.24V.若tsettle為12ns,則根據上式可求出ωu的值為3.7Grad/s,對應的頻率是580MHz,這個值就是我們期望達到的單位增益帶寬.上面的推證要滿足兩點假設:總的壓擺率僅由第一級的壓擺率決定,而與共源輸出級的壓擺率能力無關.通過使I2>I1(CC+CLCC)Ι2>Ι1(CC+CLCC),就可滿足上述假定.其中I1是折疊OTA級的偏置電流,I2是共源輸出級的偏置電流.放大器的次主級點頻率要等于或大于放大器的單位增益帶寬,仿真證明,這一點也是可以滿足的.有必要說明的是:我們設計的放大器要用于反饋因子為0.25的閉環反饋網絡,因此相位裕度應在開環增益為12dB(4倍)處測量.由于我們期望的次主極點要大于單位增益帶寬,因此在12dB處的相位裕度要大于70度,在這樣大的相位裕度下,對階躍信號的線性建立過程完全可按單極點情況進行分析.2.4輸出級的cmfb-vg/kfb電路在這個電路中,折疊-級聯輸入級和共源輸出級各用了一個獨立的共模反饋電路(CMFB).折疊級的電路見圖5(a),VD1、VD2分別接折疊級的兩個輸出端,VC2是共模參考電平.這個電路和M3、M4共同構成一個閉環負反饋回路,使折疊級出端的共模電平近似等于VC2.輸出級的CMFB電路見圖5(b),Vg接輸出級共模采樣端(輸出共模電平通過兩個相等的電阻RZ1、RZ2采樣),VCOMREF是共模參考電平.這個電路和M17、M18共同構成一個閉環負反饋回路,使共源輸出級的共模電平近似等于VCOMREF.由于這兩級CMFB電路的內部都是低阻抗節點,因此可達到較大的開環單位增益帶寬.一般情況下,只要共模輸入信號的帶寬小于CMFB的單位增益帶寬就可保證電路共模電平穩定.3全差分ota的仿真結果表2是對一些重要的性能參數在3種工藝條件下的仿真結果.圖5是電路在TTT情況下的幅頻特性和相頻特性曲線,圖6是電路在TTT情況下對階躍輸入信號的瞬態響應特性曲線,圖7是電路在TTT情況下的轉移特性曲線(表2、圖5、圖6、圖7均見第84頁).從以上仿真結果可以看出,電路的主要性能都達到或超過了我們提出的設計指標.本文設計的全差分OTA是一個兩級結構,第一級是以PMOS為輸入管的折疊套筒結構,第二級是共源增益級.仿真結果表明,在不同的仿真條件下,該電路的性能均滿足設計要求,且有較大的工藝安全裕度,其功耗不到15mW.我們認為從性能與功耗折衷的角度考慮,