IP設計與驗證技術

2021-2021秋學Agenda一、緒論二、總線技術三、APB總線和基于APB總線的IP設計四、Avalon總線和基于Avalon總線的IP設計2021-2021秋學第1章緒論一、Introduction二、IPReuse三、IPUsable2021-2021秋學年代199719992001200320062009工藝(nm)25018015013010070晶體管11M21M40M76M200M520M面積(mm2)300340385430520620時鐘(MHz)75012001400160020002500金屬層66-7777-88-9電壓(v)2.151.651.351.351.050.75線長(m)820148020002840514010000Buffers/片5k25k40k54k230k797k集成電路工藝的開展態勢第1章緒論一、Introduction2021-2021秋學SystemOnaChip

Logic(CPU,DSP)Memory(SRAM,ROM,EPROM,FeRAM,MRAM,DRAM)AnalogorMixedSignal(DAC,ADC)MEMSOptoelectronicFunctionSoC2021-2021秋學SoCexample:

PDAControllerLCDMemoryVGAMemoryRAMDACPLLsAudioDACADCARM720TCorePiccoloDSPUARTsTimerIrDALCDControllerVGAControllerPCMCIARTCUSBPMUINTCSDRAMCtr’lDMAKBDBUSCtr’l

Technology:0.35um1P3MChipSize:9.37X9.37mm2

ARM7201basedGateCount:500KgatesApplication:DataTerminals,PDA,CNS,WebPhone2021-2021秋學C1:由于芯片集成度指數級增長引起的復雜性----更多的器件----更大的功耗----異種器件、部件或電路的集成C2:由于特征尺寸指數級減小引起的復雜性----互連線延遲----耦合噪聲-----EMIC3:嵌入處理器----軟硬件協同設計----

嵌入OS和應用軟件More&morecomplexHWMorecomplexEmbeddedSWApplications設計復雜性

C1xC2xC3SOC設計的復雜性2021-2021秋學Source:2002CollettInternationalResearch,Inc.Firstsiliconsuccess199920022004100%39%44%48%NorthAmericaRe-spinStatisticsSoC’sRequiringOneormorere-spins:61%WhyIsSoDifficultDesignSoC?2021-2021秋學OnekeytosuccessfulSoCdesignistohavealibraryofreusablecomponentsfromwhichtobuildthedesign.ReusableIP的必要性2021-2021秋學 IPDefine:為滿足TTM的要求SoC的設計要采用新的設計方法學來提高設計效率。目前多采用基于平臺的設計方法，用已設計好的模塊來集成，這些模塊就稱為IP(IntellectualProperty)核。IP的可用性IP的復用性2021-2021秋學By200580%ofaSoCWillConsistof

Pre-designedIPBlocksPredesignedBlocksasaPercentofSoCs50%80%95%200020052021Source:Dataquest,2000MostofthecircuitryinSoCs

willbeacquired,notdesignedIn-houseIP3rdPartyIPCustomerDesignedUsing

FoundationBuilding

Blocks2021-2021秋學IP分類軟核〔SoftIP〕

軟核以可綜合的HDL的形式交付的，具有更靈活的優點和在性能〔時序，面積，功耗〕方面不可預測的缺點。軟核增加了知識產權保護的風險，因為使用者需要RTL源代碼。固核〔FirmIP〕

硬核〔HardIP〕

已經進行了功耗，尺寸和性能的優化并映射到一個特定的工藝，通常以GDSII的形式交付。它們具有更可預測的優點，但是由于工藝相關性，因此有更少的靈活性和可移植性。因為版權保護并且不需要RTL代碼，保護硬核的能力更好一些。2021-2021秋學IP來源來源一：芯片設計公司的自身積累

傳統Fabless設計公司在多年的芯片設計中往往有自身的技術專長，如Intel的處理器技術、TI的DSP技術、Motorola的嵌入式MCU技術、Trident的Graphics技術等。這些技術成功地開發了系列芯片，并在產品系列開展過程中確立了設計重用的原那么，一些成功設計成果的可重用局部經屢次驗證和完善形成了IP。這些IP往往是硬核，如果這類硬核作為可提供給其他芯片設計公司使用的IP，就成了商品化的IP。2021-2021秋學IP來源來源二：Foundry的積累Foundry廠商是沒有自身芯片產品的芯片代加工廠，但Foundry廠商為了吸引更多的芯片設計公司投片，往往設立后端設計隊伍，來配合后端設計能力較弱的芯片設計公司開展布局布線工作。這支設計隊伍也積累了一定的芯片設計經驗，并積累了少量的IP(主要是Memory、EEPROM和FlashMemory等)，這些IP可以被需要集成或愿意在該Foundry流片的公司采用。此外，IP專職供給商與主要的Foundry廠商有長期的合作關系，經過投片驗證的IP可由Foundry廠向用戶提供，IP專職供給商從中提取一定利潤。2021-2021秋學IP來源來源三：專業IP公司這是20世紀90年代中期興起的，迎接SoC時代到來的設計公司。這類公司的特點是已經認識到將自身多年積累的IP資源轉化成商品的商業價值，因此，它們不僅提供已經成熟的IP，同時針對當前的技術熱點、難點開發芯片設計市場急需的IP核。它們提供的IP同樣有硬核、固核、軟核之分，但通過與Foundry廠合作，及時對所開發的IP核進行流片驗證是IP硬核供給商的通行做法，這也是IP核及早面市的必要措施。

2021-2021秋學IP來源來源三：專業IP公司ARM、Motorola、MIPS是提供嵌入式MCUIP核的主要專業公司；LEDA是模擬、混合信號IP硬核的最主要供給商，它同時還針對當前通信市場的需求開發并提供寬帶應用、藍牙和光通信(SONET/SDH)的IP核。上述這些公司都是當今芯片設計行業中專業IP供給商的代表。這些專業IP供給商的業務重點是開發IP核，對于進入自身所不熟悉的地區，那么往往通過與當地的芯片設計效勞公司結成合作伙伴或戰略聯盟來實現。2021-2021秋學IP來源來源四：EDA廠商在美國，EDA廠家也是提供IP資源的一個主要渠道，占到IP交易量的10%左右。主要的EDA廠商為了提供更適合SoC設計的平臺，在其工具中集成了各類IP核以方便用戶的IP嵌入設計，這些IP核根本是以軟核形式出現。EDA廠商也并不直接設計開發IP核，而是與一些提供IP軟核的設計公司合作，提供一種集成IP核的設計環境。

由于集成的IP核多為軟核，用戶還要對這些軟核做綜合、時序分析、驗證等工作，對用戶的"及時上市"要求沒有本質性改善，在IP核的支持、效勞方面也存在諸多不便。因此，在國內的EDA廠家目前仍以經營EDA工具為主，從人員配備上講，幾乎沒有提供IP資源的效勞力量。2021-2021秋學IP來源來源五：設計效勞公司我國臺灣較有名的芯片設計效勞公司有創意電子、智原科技等，它們除了積累了一定自己的IP硬核外，還與專業IP供給商，如ARM結成合作伙伴向用戶提供更豐富的IP資源。祖國大陸的芯片設計效勞公司有泰鼎(上海)，目前可為用戶提供300多種IP硬核，涉及高速數字邏輯、I/O模塊、模擬、混合信號、RF等領域。目前，國內還沒有像國外那種專門設計IP硬核的公司，芯片設計公司的成功設計還不能被稱為IP。但國內已經有專門提供軟核的公司，以RTL形式提供給用戶。2021-2021秋學第1章緒論一、Introduction二、IPReuse三、IPUsable2021-2021秋學IP重用對設計生產率的提高2021-2021秋學IPReuse軟IP固IP硬IP驗證IPSpec.文檔功能驗證文檔IP開發與集成的功能驗證分類標準提交什么？什么格式？滿足性能？如何驗證？費用多少？NeedCleanHand-of如何發布？如何包裝？如何保護？屬性描述、選擇和轉讓格式標準2021-2021秋學IP產業面臨的挑戰Howtochoose？2021-2021秋學基于接口的設計靈活性&可移植性VC接口真正的“Mix&Match〞2021-2021秋學VCI接口協議標準VCI〔VirtualComponentInterface〕是定義一個通用接口，以便任何來源的IP都可以在芯片集成者的SoC內進行互連。按這種方式，IP就不再局限為被設計者一次使用。它們可以被反復重用。采用VCI作為自身接口的IP模塊即可直接點對點地連接，也可通過帶有VCI接口的總線進行互連。VCI的定義包括：一個請求響應協議一個傳輸請求響應的協議這些請求和響應的內容和編碼2021-2021秋學VCI接口:forexample2021-2021秋學OCP接口協議標準OCP-IP接口標準OCP-IP的OCP標準，開發于2001年，2003年推出2.0版，有工具，有技術支持，目前OCP-IP的成員有110家左右。2021-2021秋學當各IP模塊集成到SoC上時，原本IP邊界上的I/O端口會嵌入到SoC內部，不能被芯片外界訪問到，IP核失去了原本的可控制性和可觀察性。如何通過SoC芯片的I/O端口訪問到內部的IP核是一個必須解決的問題。必須進行IP核測試訪問機制的研究。目前，VSIA和IEEE提出了一些解決方案和標準，如IEEE的P1500標準〔草案〕，VSIA測試訪問體系結構〔TST21.0〕。IP核測試存取結構標準2021-2021秋學IP核質量標準

采用第三方提供的IP核，IP核的性能和可靠性如何保證，IP售主提供的驗證方法和測試向量是否足夠測試IP等問題，都是IP使用過程中必須考慮的。例如，要設計一個高質量的IP，在系統級就應考慮設計風格，時鐘策略，復位方式，驗證策略，可測性設計，低功耗設計等。

還有RTL級的代碼編寫質量，作為IP核的HDL代碼的編寫要具有可讀性、可移植性和可綜合性等。這些都是IP核質量標準應涉及的內容。IPProviderIPIntegrator2021-2021秋學

集成電路IP核標準體系

IP核質量評估標準

IP核接口設計標準

IP核交付使用文檔標準/標準

IP核知識產權保護標準

集成電路IP核標準體系

IP核標準框架IP打包和集成自動化標準2021-2021秋學第1章緒論一、Introduction二、IPReuse三、IPUsable2021-2021秋學TheKeyofIPDesignIP開發工程管理ISO9000管理體系合理的ScheduleIP開發團隊人員結構軟件專業工程師〔VIP，驗證〕微電子專業工程師(RTL,Circuit,Layout)IP開發流程統一的開發目錄結構、統一的交付格式統一的文檔標準2021-2021秋學SoftIPDesignFlow2021-2021秋學SoftIPDesignFlow-Docoment“FunctionalSpecification〞“DesignManual〞“VerificationManual〞“FunctionalVerification〞2021-2021秋學ProblemsonIPDesignRequiredcustomizework44%Hardtotest11%Hardtoimplementationflow7%SpecificError,Ambiguity,Missinterpretation43%Unabletomeetthespecification32%2021-2021秋學一個好的IP的要求Tosupportthebroadestrangeofapplications,andprovidethehighestreusebenefits,IPshouldhavethesefeatures:ConfigurabletomeettherequirementsofmanydifferentdesignsStandardinterfacesCompletesetofdeliverablestofacilitateintegrationintoachipdesign2021-2021秋學ConfigurabilityMostIPhastobeconfigurabletomeettheneedsofmanydifferentdesigns(andifitdoesn’tmeettheneedsofmanydifferentdesigns,itisnotworthinvestingmuchmoneytomakeitreusable).Forexample:(1)Processorsmayofferdifferentimplementationsofmultipliers,caches,andcachecontrollers.(2)InterfaceblockslikeUSBmaysupportmultipleconfigurations(low-speed,full-speed,high-speed)andmultipleinterfacesfordifferentphysicallayerinterfaces.(3)Busesandperipheralsmaysupportconfigurableaddressanddatabuswidths,arbitrationschemes,andinterruptcapability.ConfigurabilityiskeytotheusabilityofIP,butalsopossessgreatchallenges,sinceitmakesthecorehardertoverify.2021-2021秋學StandardInterfacesReusableIPshould,whereverpossible,adoptindustrystandardinterfacesratherthanuniqueorcore-specificinterfaces.ThismakesitpossibletointegratemanydifferentcoreswithouthavingtobuildcustominterfacesbetweentheIPandtherestofthechip.2021-2021秋學CompleteSetofDeliverablesSynthesizableRTL(encryptedorunencrypted)Verificationfileforverifyingthecorestand-aloneandforchip-levelverificationSynthesisscriptsDocumentation2021-2021秋學IP開發目錄結構2021-2021秋學IPFunctionalSpecification文檔簡介外圍接口特性存放器描述功能描述2021-2021秋學IPFunctionalVerification文檔簡介驗證方案驗證組件驗證環境2021-2021秋學IP設計文檔(DesignManual)簡介微體系結構實現細節〔子模塊描述〕補充說明2021-2021秋學IP驗證平臺開發指南概述驗證平臺結構層次結構編碼規那么2021-2021秋學AMBAAHBArbitration&Decode

&MuxAMBAAPBAHB/APBBridgeAHBMaster/SlaveBFMAHBMonitorAPBMonitorAPBMaster/SlaveBFM3rdPartyIP3rdPartyIPDesign/VerificationPlatformApplicationSpecificLogicmPCPU/DSPHighSpeedPeripheralsE.g.,USB,PeripheralsE.g.,Timer,GPIO,UARTS,MemoryControllerRAMROMApplicationSpecificLogicRAMROM2021-2021秋學軟IP開發、驗證平臺

AHBMBFMDUTBFMAHBSBFMTestRandomStimulusAutomatedTestStimulustohitCornerCasesExpectedResults

Checking自測試Ref.

ModelTransaction-LevelTestsAbstractionseparatestestfromdesigndetail可復用的標準接口ProtocolCheckingBehaviorSpecificationDUTRTL2021-2021秋學第2章總線技術一、總線分類二、總線技術的開展三、總線技術2021-2021秋學第2章總線技術一、總線分類1、為什么CPU和外設之間要使用總線呢？

如果將各部件和每一種外圍設備都分別用一組線路與CPU直接連接，那么連線將會錯綜復雜，甚至難以實現為了簡化硬件電路設計、簡化系統結構，常用一組線路，配置以適當的接口電路，與各部件和外圍設備連接，這組共用的連接線路被稱為總線。采用總線結構便于部件和設備的擴充，尤其制定了統一的總線標準那么容易使不同設備間實現互連。2021-2021秋學第2章總線技術一、總線分類2、總線的分類按信息傳送方向分類：單向總線雙向總線。按信號線傳送的內容分類：數據總線(傳送數據)、地址總線(傳送地址)

控制總線(傳送控制信號)。按信號的傳送形式：串行總線、并行總線。2021-2021秋學第2章總線技術一、總線分類2、總線的分類按總線在微機系統結構中所處的位置分類：(1)芯片總線(ChipBus,C-Bus)又稱元件級總線，是把各種不同的芯片連接在一起構成特定功能的信息傳輸通路。(2)內部總線(InternalBus,I-Bus)又稱母板總線、板間總線、傳統意義上的系統總線，是微機系統中各插件(模塊)之間的信息傳輸通路。例如CPU模塊和存儲器模塊或I/O接口模塊之間的傳輸通路。2021-2021秋學第2章總線技術一、總線分類2、總線的分類按總線在微機系統結構中所處的位置分類：(3)外部總線(ExternalBus,E-Bus)又稱通信總線，是微機系統之間或微機系統與其他系統(儀器、儀表、控制裝置等)之間信息傳輸的通路，如EIARS-232C、IEEE-488等。2021-2021秋學E-Bus設備Modem儀器儀器微型計算機控制部件寄存器組ALUC-Bus存儲器I/O接口I/O接口存儲器I-Bus三類總線在微機系統中的地位和關系2021-2021秋學第2章總線技術一、總線分類二、總線技術的開展三、總線技術2021-2021秋學為了充分發揮總線的作用，每個總線標準都必須有具體和明確的標準說明，通常包括如下幾個方面的技術標準或特性：(1)機械特性：規定模塊插件的機械尺寸，總線插頭、插座的規格及位置等；(2)電氣特性：規定總線信號的邏輯電平、噪聲容限及負載能力等；(3)功能特性：給出各總線信號的名稱及功能定義；(4)協議特性：對各總線信號的動作過程及時序關系進行說明。第2章總線技術二、總線技術的開展0、總線標準2021-2021秋學總線標準的產生通常有兩種途徑：(1)某計算機制造廠家(或公司)在研制本公司的微機系統時所采用的一種總線，由于其性能優越，得到用戶普遍接受，逐漸形成一種被業界廣泛支持和成認的事實上的總線標準。(2)在國際標準組織或機構主持下開發和制定的總線標準，公布后由廠家和用戶使用。2021-2021秋學在微型機總線標準方面，推出比較早的是S-100總線。有趣的是，它是由業余計算機愛好者為早期的微型計算機而設計的，后來被工業界所成認，并被廣泛使用。經IEEE修改，成為總線標準—IEEE696。由于S-100總線是較早出現的用于PC機的總線，沒有其他總線標準或技術可供借鑒，因此在設計上存在一定的缺點。第2章總線技術二、總線技術的開展1、總線開展簡史2021-2021秋學如布線不夠合理，時鐘信號線位于9條控制信號線之間，容易造成串擾；在100條引線中，只規定了兩條地線，接地點太少，容易造成地線干擾；對DMA傳送雖然作了考慮，但對所需引腳未做明確定義；沒有總線仲裁機構，因此不適于多處理器系統，等等。這些缺點已在IEEE696標準中得到克服和改進，并為后來的總線標準的制定提供了經驗。2021-2021秋學隨著微處理器及微機技術的開展，總線技術和總線標準也在不斷開展和完善，原先的一些總線標準已經或正在被淘汰，新的性能優越的總線標準及技術也在不斷產生。新的總線標準以高帶寬(即高數據傳輸率)及實用性和開放性為特點。第2章總線技術二、總線技術的開展2021-2021秋學在總線標準的開展、演變歷程中，比較有名或曾產生一定影響的總線標準有：IntelMultiBus(IEEE796);ZilogZ-Bus(122根引線)；IBMPC/XT總線(IBM62線總線)；IBMPC/AT總線；ISA總線；EISA總線；VESAPCI總線；USB總線PCI-XPCI-Express等。第2章總線技術二、總線技術的開展2021-2021秋學第2章總線技術二、總線技術的開展2、典型總線簡介(1)PC/XT總線PC/XT總線是最古老的總線之一，它卻是第一種被認可為廣泛標準的總線技術。PC/XT總線最早出現在IBM公司1981年推出的PC/XT電腦中，它基于8位結構的8088處理器，也被稱為PC總線、或XT總線。(2)PC/AT總線PC/XT總線沿用了三年多時間，直到1984年，IBM推出基于16位英特爾80286處理器的PC/AT電腦，系統總線才被16位的PC/AT總線所代替。而這個時候，PC產業已初具規模，加之IBM允許第三方廠商開發兼容產品，PC/AT總線標準也被逐漸標準化，并衍生出著名的ISA總線〔IndustryStandardArchitecture，工業標準架構〕。

2021-2021秋學第2章總線技術二、總線技術的開展(3)ISA總線PC產業已初具規模，加之IBM允許第三方廠商開發兼容產品，PC/AT總線標準也被逐漸標準化，并衍生出著名的ISA總線〔IndustryStandardArchitecture，工業標準架構〕。

與PC/AT總線不同，ISA總線工作頻率采用8MHz，采用8位和16位模式，它的最大數據傳輸率為8MBps和16MBps—今天來看這樣的性能低得不可思議，但在當時8MBps的速率綽綽有余，完全可滿足多個CPU共享系統資源的需要。既然是標準化的總線技術，ISA就根本不存在什么兼容性問題，后來的兼容PC也無一例外都采用ISA技術作為系統總線。ISA總線一直貫穿286和386SX時代，在當時，16位X86系統對總線性能并沒有太高的要求，ISA也沒有遭遇任何麻煩。2、典型總線簡介2021-2021秋學在一段時間內，大多數Pentium系列的PC機主板上仍保存3～4個ISA總線擴充槽，即可以插入8位ISA卡，又可以插入16位ISA卡。ISA總線插槽ISA總線插槽有一長一短兩個插口共98個引腳.長插口有62個引腳，以A31～A1和B31～B1表示，分別列于插槽的兩面；短插口有36個引腳，以C18～C1和D18～D1表示，也分別列于插槽的兩面。2021-2021秋學2021-2021秋學D18D1C18C1B31B1A31A1ISA總線插槽2021-2021秋學第2章總線技術二、總線技術的開展(4)EISA總線〔386以上使用〕在32位386DX處理器〔1986年左右〕出現之后，16位寬度的ISA總線就遇到問題，總線數據傳輸慢使得處理器性能也受到嚴重的制約。康柏、惠普、AST、愛普生等九家廠商1988年協同將ISA總線擴展到32位寬度，EISA〔ExtendedIndustryStandardArchitecture，擴展工業標準架構〕總線由此誕生。EISA總線的工作頻率仍然保持在8MHz水平，但受益于32位寬度，它的總線帶寬提升到32MBps。另外，EISA可以完全兼容之前的8/16位ISA總線，用戶已有擴展設備可繼續使用，一定程度受到用戶的歡送。然而，EISA并沒有重復ISA的輝煌，它的本錢過高，且速度潛力有限；更要命的是，在還沒有來得及成為正式工業標準的時候，更先進的PCI總線就開始出現，EISA也就成為附庸。不過，EISA總線并沒有因此快速消失，它在計算機系統中與PCI總線共存了相當漫長的時光，直到2000年后EISA才正式徹底退出—而此時距EISA標準的提出已經過去了12年。2、典型總線簡介2021-2021秋學第2章總線技術二、總線技術的開展(5)VLBus〔也稱VESA總線，90年前后486年代使用〕VLBus:也稱VideoElectronicsStandardAssociation。視頻電子標準協會制訂，普遍用于486的主板及外圍設備接口，為32bit的IO插槽。VLBus是與CPU的接腳直接相通的總線，由于CPU的速度越來越快，接在擴展槽的擴展卡或外圍設備無法大幅度的提升速度，而造成穩定性和匹配性較差，因為與CPU掛接在同一條總線上，直接影響到CPU的工作效率，擴展槽不能超過三個。2、典型總線簡介2021-2021秋學PCI總線---對傳統總線結構的突破人們注意到，隨著微處理器速度及性能的改進與更新，作為微型計算機重要組成部件的總線也被迫作相應的改進和更新。否那么，低速的總線將成為系統性能的瓶頸。同時，人們也看到了另一個不容無視的事實，即隨著微處理器的更新換代，一個個曾頗具影響的總線標準也相繼黯然失色了，與其配套制造的一大批接口設備(板卡、適配器及連接器等)也漸漸被束之高閣。這就迫使人們思考一個問題，即能否制定和開發一種性能優越且能保持相對穩定的總線結構和技術標準來擺脫傳統總線技術開展的這種困境呢?第2章總線技術二、總線技術的開展(6)PCI總線〔486以上〕2、典型總線簡介2021-2021秋學PCI總線(PeripheralComponentInterconnect，外圍部件互連總線)于1991年由Intel公司首先提出，并由PCISIG(SpecialInterestGroup)來開展和推廣。PCISIG是一個包括Intel、IBM、Compaq、Apple和DEC等100多家公司在內的組織集團。1992年6月推出了PCI1.0版，1995年6月又推出了支持64位數據通路、66MHz工作頻率的PCI2.1版。由于PCI總線先進的結構特性及其優異的性能，使之成為現代微機系統總線結構中的佼佼者，并被多數現代高性能微機系統所廣泛采用。第2章總線技術二、總線技術的開展(6)PCI總線〔486以上〕2、典型總線簡介2021-2021秋學CPU存儲器CPU總線CPU總線/PCI總線橋（北橋）PCI總線/ISA總線橋（南橋）PCI圖形適配器PCI網卡PCI硬盤控制器PCI總線ISA總線ISA卡...ISA卡PCI總線結構框圖2021-2021秋學由圖可見，這是一個由CPU總線、PCI總線及ISA總線組成的三層總線結構。CPU總線也稱“CPU-主存總線〞或“微處理器局部總線〞，CPU是該總線的主控者。此總線實際上是CPU引腳信號的延伸。通過橋芯片(北橋和南橋)，上邊與高速的CPU總線相連，下邊與ISA總線相連。PCI總線是一個32位/64位總線，且其地址和數據是同一組線，分時復用。在現代PC機(如Pentium系列)主板上一般都有2～3個PCI總線擴充槽。2021-2021秋學在上述PCI總線結構中，CPU總線、PCI總線及ISA總線通過兩個橋芯片連成一個整體，橋芯片起到信號緩沖、電平轉換和控制協議轉換的作用。人們通常將“CPU總線/PCI總線橋〞稱為“北橋〞，稱“PCI總線/ISA總線橋〞為“南橋〞。這種以“橋〞的方式將兩類不同結構的總線“粘合〞在一起的技術特別能夠適應系統的升級換代。每當微處理器改變時只需改變CPU總線和改動“北橋〞芯片，而全部原有外圍設備及接口適配器仍可保存下來繼續使用，從而保護了用戶的投資。2021-2021秋學PCI總線的引腳信號PCI總線的數據寬度為32位或64位，地址總線為32位(可擴展至64位)。另外，它的地址線和數據線是多路復用的，以節省引腳并減小連接器的尺寸。這些多路復用的引腳信號標識為AD0～AD63。PCI總線有5V和3V兩種插槽類型，每種插槽的全部引腳號均為1～94(A1/B1～A94/B94)，32位卡只用1～62號，64位卡那么占用全部1～94號引腳。其中，標為res的引腳為保存未用(reserved)的引腳；標為code的引腳是防止將插卡插錯而設置的接口標記，也稱連接器鑰匙(connectorkey)。2021-2021秋學在老式的PC機中，三維圖形卡與主存之間是通過PCI總線進行連接和通信的，其最大數據傳輸率僅為132MB/S(兆字節/秒)。加之PCI總線還接有其他設備(如硬盤控制器、網卡、聲卡等)，所以，實際數據傳輸率遠低于132MB/S。而三維圖形加速卡在進行三維圖形處理時不僅有極高的數據處理量，而且要求具有很高的總線數據傳輸率。因此，這種通過PCI總線的連接和通信方式，實際上成了三維圖形加速卡進行高速圖形數據傳送和處理的一大瓶頸。第2章總線技術二、總線技術的開展(7)AGP總線2、典型總線簡介2021-2021秋學AGP(AcceleratedGraphicsPort，高速圖形端口)是為解決計算機三維圖形顯示中“圖形紋理〞數據傳輸瓶頸問題應運而生的。現在許多PC機系統都增加了AGP功能。AGP是由Intel公司開發，并于1996年7月正式公布的一項新型視頻接口技術標準。它定義了一種高速的連通結構，把三維圖形控制卡從PCI總線上別離出來，直接連在CPU/PCI控制芯片組〞(北橋)上，形成專用的高速點對點通道——高速圖形端口(AGP)。2021-2021秋學PentiumⅡ處理器局部總線(66MHz或100MHz)CPU/PCI橋芯片(440LX或440BX)存儲器AGP視頻控制卡AGP接口(66MHz)局部幀緩沖區PCI/ISA橋芯片PCI卡PCI卡ISA卡ISA卡ISA總線(8MHz)USB總線(12MB/s)PCI總線(22MHz或66MHz)PentiumⅡ系統中的AGP2021-2021秋學從嚴格的總線意義上講，AGP并不是一種總線標準，因為總線通常是多個設備共享的資源。而AGP僅為供AGP視頻控制卡專用的高速數據傳輸端口。AGP允許視頻卡能與系統RAM(主存)直接進行高速連接，即支持所謂DIME(DirectMemoryExecute，直接存儲器執行)方式，當顯存容量不夠時，將主存當作顯存來使用，把消耗顯存的三維操作全部放在主存中來完成。這樣一可以節省顯存，二可以充分利用現代PC機大容量主存(現已達GB容量級)的優越條件。這在三維圖形操作需要越來越多存儲資源的今天顯得特別重要。2021-2021秋學AGP可以工作于處理器的時鐘頻率下，假設以66MHz的根本頻率(實際為66.66MHz)運行，那么稱為根本AGP模式(即AGP1X)，每個時鐘周期完成一次數據傳輸。由于AGP的數據傳輸寬度為32位(4字節)，所以在66MHz的時鐘頻率下能到達約266MB/S的數據傳輸能力；2021-2021秋學此外，還定義了AGP2X模式，每個時鐘周期完成兩次數據傳輸(寬度仍為32位)，速率達533MB/S；大多數AGP卡都工作在2X模式。AGP2.0標準增加了4X模式的傳輸能力，每個時鐘周期完成四次數據傳輸，達1066MB/S(約1GB/S)的數據傳輸速率，是傳統PCI數據傳輸率的8倍。奔騰時代PC主板均全面支持AGP2.0標準及AGP4X模式。2021-2021秋學在傳統的PC機使用中，為了連接顯示器、鍵盤、鼠標及打印機等外圍設備，必須在主機箱背后接上一大堆信號線纜及連接器端口，給PC機的安裝、放置及使用帶來極大的不便。另外，為了安裝一個新的外設，除需要關掉機器電源外，還需安裝專門的設備驅動程序，否那么，系統是不能正常工作的。這也給用戶帶來不少麻煩。第2章總線技術二、總線技術的開展2、總線開展簡史(8)USB總線2021-2021秋學USB總線(UniversalSerialBus，通用串行總線)是PC機與多種外圍設備連接和通信的標準接口，它是一個所謂“萬能接口〞，可以取代傳統PC機上連接外圍設備的所有端口(包括串行端口和并行端口)，用戶幾乎可以將所有外設裝置——包括鍵盤、顯示器、鼠標、調制解調器、打印機、掃描儀及各種數字音影設備，統一通過USB接口與主機相接。同時，它還可為某些設備(如數碼相機、掃描儀等)提供電源，使這些設備無須外接獨立電源即可工作。2021-2021秋學USB是1995年由稱為“USB實現者論壇〞(USBInplementerForum)的組織聯合開發的新型計算機串行接口標準。有許多著名計算機公司，如Compaq、IBM、Intel、DEC及Microsoft等均是該聯合組織的重要成員。2021-2021秋學1996年1月，公布了USB1.0版本標準，其主要技術標準是：(1)支持低速(1.5Mbps)和全速(12Mbps)兩種數據傳輸速率。前者用于連接鍵盤、鼠標器、調制解調器等外設裝置；后者用于連接打印機、掃描儀、數碼相機等外設裝置。(2)一臺主機最多可連接127個外設裝置(含USB集線器——Hub)；連接節點(外設或Hub)間距可達5米，可通過USB集線器級聯的方式來擴展連接距離，最大擴展連接距離可達20米。2021-2021秋學(3)采用4芯連接線纜，其中兩線用于以差分方式傳輸串行數據，另外兩線用于提供+5V電源。線纜種類有兩種規格，即無屏蔽雙絞線(UTP)和屏蔽雙絞線(STP)。前者適合于1.5Mbps的數據速率，后者適合于12Mbps的數據速率。(4)具有真正的“即插即用〞特性。主機依據外設的安裝情況自動配置系統資源，用戶無需關機即可進行外設更換，外設驅動程序的安裝與刪除完全自動化。2021-2021秋學2021-2021秋學USB的結構主機與USB設備連接的拓撲結構從整體上看是一種樹狀結構，可利用集線器級聯的方式來延長連接距離，還可將幾個功能部件(例如一個鍵盤和一個軌跡球)組裝在一起構成一個“復合型〞設備，“復合型〞設備通過其內部的USBHub與主機相連，主機中的USBHub稱為“根Hub〞2021-2021秋學主機根HubHub復合型設備設備設備Hub設備設備設備HubUSB總線的拓撲結構2021-2021秋學USB總線的拓撲結構為了防止環狀接入，USB總線的拓撲結構進行了層次排序，最多可分為五層：第一層是主機，第二、三、四層是外設或USBHub，第五層只能是外設。層與層之間的線纜長度不得超過5米。USBHub自身也是USB設備，它主要由信號中繼器和控制器組成，中斷器完成信號的整形、驅動并使之沿正確方向傳遞，控制器理解協議并管理和控制數據的傳輸。2021-2021秋學引腳1234Vcc（電源）Data＋Data－Ground（地）(a)4芯USB線纜1234A系列2134B系列(b)兩種類型的USB連接器USB線纜及連接器2021-2021秋學端口1端口2端口3端口4端口5端口6上行端口連接至USB主機USB集線器2021-2021秋學第2章總線技術二、總線技術的開展2、總線開展簡史(8)USB總線USB總線的開展趨勢：第一代：USB1.0/1.1的最大傳輸速率為12Mbps。1996年推出。第二代：USB2.0的最大傳輸速率高達480Mbps。USB1.0/1.1與USB2.0的接口是相互兼容的。USB2.0有高速、全速和低速三種工作速度，高速是480Mbit/s，全速是12Mbit/s，低速是1.5Mbit/s。第三代：USB3.0理論上5Gbps向下兼容USB1.0/1.1/2.0USB的通訊依賴于主機控制器，主控制器在PC機上，USB設備不能主動與PC機通信。為解決USB設備互通信問題，有關廠商又開發了USBOTG標準，允許嵌入式系統通過USB接口互相通信，從而甩掉了PC機。2021-2021秋學2021-2021秋學USB總線是一種計算機外設接口標準。但USB1.1總線的數據傳輸主要還是適合于中、低速設備，而對于那些高速外設(如多媒體數字視聽設備)就顯得有些不夠了。IEEE1394(又稱i.Link或FireWire)，是由Apple公司和TI(德克薩斯儀器)公司開發的高速串行接口標準，其數據傳輸率已達100Mbps、200Mbps、400Mbps、800Mbps，即將到達1Gbps和1.6Gbps。而前一時期流行的USB1.1的通信速率僅為12Mbps(2000年問世的USB2.0的速率也僅為480Mbps)。第2章總線技術二、總線技術的開展2、總線開展簡史(9)IEEE13942021-2021秋學采用IEEE1394標準，一次最多可將63個IEEE1394設備接入一個總線段，設備間距可達4.5米；如加轉發器(repeater)還可相距更遠。目前，人們正在進行將這個距離延伸至25米的嘗試。最多63個設備可以通過菊花鏈方式串接到單個IEEE1394適配器上。另外，通過橋接器(bridge),允許將1000個以上的總線段互聯，可見IEEE1394具有相當大的擴展能力。2021-2021秋學使用專門設計的6芯電纜，其中兩線用于提供電源(連接在總線上的設備可以取得電壓為直流8V～40V、電流可達1.5A的電能)；另外四線分為兩個雙絞線對，用于傳輸數據及時鐘信號。給出了IEEE1394的電纜及連接器情況。2021-2021秋學2021-2021秋學與USB相似，IEEE1394也完全支持“即插即用〞(PnP)。任何時候，都可以在總線上添加或拆卸IEEE1394設備，即使總線正處于全速運行的狀態。總線配置發生改變以后，節點地址會自動重新分配，而不需用戶進行任何形式的介入。通過IEEE1394連接的設備包括多種高速外設如硬盤、光驅、新式DVD以及數碼相機、數字攝錄機、高精度掃描儀等。2021-2021秋學2021-2021秋學第2章總線技術一、總線分類二、總線技術的開展三、總線技術2021-2021秋學第2章總線技術三、總線技術1、總線主設備和從設備主設備：Master〔Initiator〕—Ownsthebusandinitiatesthedatatransfer—EveryInitiatormustalsobeaTarget從設備：Slave〔Target〕—Targetofthedatatransfer(readorwrite)2021-2021秋學所謂“總線主設備〞，就是具有總線控制能力的設備，在獲得總線控制權之后能啟動數據信息的傳輸，如CPU或DMA控制器都可成為這種具有總線控制能力的主設備；與總線主設備相對應的是“總線從設備〞，它是指能夠對總線上的數據請求作出響應，但本身不具備總線控制能力的設備，如UART、Timer、8255、8155等。第2章總線技術三、總線技術1、總線主設備和從設備2021-2021秋學第2章總線技術三、總線技術2、總線架構模型2021-2021秋學總線作為一種重要的公共資源，各個總線主模塊隨時都可能請求使用總線，這樣就可能會有不止一個總線主模塊同時請求使用總線。為了讓多個總線主模塊合理、高效地使用總線，就必須在系統中有處理上述總線競爭的機構，這就是總線仲裁器(busarbiter)。它的任務是響應總線請求，合理分配總線資源。第2章總線技術三、總線技術3、總線仲裁2021-2021秋學根本的總線仲裁方式有兩種，即串行總線仲裁方式和并行總線仲裁方式。1〕串行總線仲裁方式在串行總線仲裁方式中，各個總線主模塊獲得的總線優先權決定于該模塊在串行鏈中的位置。2021-2021秋學ⅠⅡN允許請求總線忙串行總線仲裁方式2021-2021秋學圖中的Ⅰ、Ⅱ、…、N等N個模塊都是總線主模塊。當一個模塊需要使用總線時，先檢查“總線忙〞信號。假設該信號有效，那么表示當前正有其他模塊在使用總線，因此該模塊必須等待，直到“總線忙〞信號無效。在“總線忙〞信號處于無效狀態時，任何需要使用總線的主模塊都可以通過“請求〞線發出總線請求信號。總線“允許〞信號是對總線“請求〞信號的響應。2021-2021秋學“允許〞信號在各個模塊之間串行傳輸，直到到達一個發出了總線“請求〞信號的模塊，這時“允許〞信號不再沿串行模塊鏈傳輸，并且由該模塊獲得總線控制權。由串行的總線仲裁方式的工作原理可以看出，越靠近串行模塊鏈前面的模塊具有越高的總線優先權。2021-2021秋學2〕并行總線仲裁方式仲裁器模塊1...模塊N...請求請求允許允許總線忙并行總線仲裁方式2021-2021秋學2〕并行總線仲裁方式圖中，模塊Ⅰ到N都是總線主模塊。每個模塊都有總線“請求〞和總線“允許〞信號。各模塊間是獨立的，沒有任何控制關系。當一模塊需要使用總線時，也必須先檢測“總線忙〞信號。當“總線忙〞信號有效時，那么表示其他模塊正在使用總線，因此該模塊必須等待。當“總線忙〞信號無效時，所有需要使用總線的模塊都可以發出總線“請求〞信號。2021-2021秋學總線仲裁器中有優先權編碼器和優先權譯碼器。總線“請求〞信號經優先權編碼器產生相應編碼，并由優先權譯碼器向優先權最高的模塊發出總線“允許〞信號。得到總線“允許〞信號的模塊撤銷總線“請求〞信號，并置“總線忙〞信號為有效狀態，當該模塊使用完總線后再置“總線忙〞信號為無效狀態。2021-2021秋學實現比較在串行、并行兩種總線仲裁方式中，串行方式由于信號的串行傳輸會加大延遲(當串行模塊鏈上的模塊數目過多時甚至可能會超過系統允許的總線優先權仲裁時間)，而且當高優先級的模塊頻繁使用總線時，低優先權的模塊可能會長時間得不到總線。串行方式只用于較小的系統中。而并行方式那么允許總線上連接許多主模塊，而且仲裁電路也不復雜，因此是一種比較好的總線仲裁方法。2021-2021秋學第2章總線技術三、總線技術4、總線譯碼和路由技術2021-2021秋學第3章APB總線和基于APB總線的IP設計一、APB總線協議二、基于APB總線的PWM設計三、基于APB總線的Watchdog設計2021-2021秋學第3章APB總線和基于APB總線的IP設計1、APB總線協議〔1〕引入總線的理由2021-2021秋學2021-2021秋學第3章APB總線和基于APB總線的IP設計1、APB總線協議什么是協議呢？協議就是一種約定，既然是約定就需要雙方或多方。總線協議通常是：為了完成正確的總線傳送，總線主設備、從設備、仲裁器、譯碼器、多路選擇器等總線因素之間的一種約定。2021-2021秋學〔2〕AMBA總線架構第3章APB總線和基于APB總線的IP設計1、APB總線協議隨著深亞微米工藝技術日益成熟，集成電路芯片的規模越來越大。數字IC從基于時序驅動的設計方法，開展到基于IP復用的設計方法，并在SOC設計中得到了廣泛應用。在基于IP復用的SoC設計中，片上總線設計是最關鍵的問題。為此，業界出現了很多片上總線標準。其中，由ARM公司推出的AMBA片上總線受到了廣闊IP開發商和SoC系統集成者的青睞，已成為一種流行的工業標準片上結構。AMBA標準主要包括了AHB(AdvancedHighperformanceBus)系統總線和APB(AdvancedPeripheralBus)外圍總線。2021-2021秋學〔2〕AMBA總線架構第3章APB總線和基于APB總線的IP設計1、APB總線協議AMBA協議的目的是為了要推出on-chipbus的標準，一開始AMBA1.0只有ASB與APB，為了節省面積，所以這時候的bus協議都是tristate的bus。而到后來1999年5月13日發布的2.0版本AMBA中，參加了AHB總線，AHB為了能更方便設計者(trisatebus要花更多精力去注意timing)，因此改用bus改用multiplexor的架構，并增加了新的特性。一個以AMBA架構的SOC，一般來說包含了high-performance的systembus-AHB與low-power的peripheralbus-APB。Systembus是負責連接例如ARM之類的embeddedprocessor與DMAcontroller，on-chipmemory或其它需要highbandwidth的組件。而peripheralbus那么是用來連接系統的周邊組件，其protocol相對AHB來講較為簡單，與AHB之間那么透過Bridge相連，期望能減少systembus的loading。2021-2021秋學〔2〕AMBA總線架構第3章APB總線和基于APB總線的IP設計1、APB總線協議AMBA協議是Free且Open的。一個典型的AMBA架構：2021-2021秋學〔2〕AMBA總線架構第3章APB總線和基于APB總線的IP設計1、APB總線協議2021-2021秋學〔2〕AMBA總線架構第3章APB總線和基于APB總線的IP設計1、APB總線協議2021-2021秋學〔2〕AMBA總線架構第3章APB總線和基于APB總線的IP設計1、APB總線協議APB主要是用在連接low-bandwidth的周邊上面，例如UART，1284等。它的Bus架構不像AHB為Multi-Master，在APB里唯一的master就是APBBridge(與AHBBus相接)，因此不需要arbiter以及一些request/grant訊號。APB協議十分簡單，甚至不是pipelineoperation，APB的特性：〔1〕alwaystwo-cycletransfer〔2〕nowaitcycle&responsesignalAPB總線的特點：2021-2021秋學〔2〕AMBA總線架構第3章APB總線和基于APB總線的IP設計1、APB總線協議2021-2021秋學第3章APB總線和基于APB總線的IP設計1、APB總線協議2021-2021秋學〔3〕APB總線Transfer的狀態圖第3章APB總線和基于APB總線的IP設計1、APB總線協議2021-2021秋學〔3〕APB總線Transfer的狀態圖第3章APB總線和基于APB總線的IP設計1、APB總線協議寫傳送波形圖2021-2021秋學〔3〕APB總線Transfer的狀態圖第3章APB總線和基于APB總線的IP設計1、APB總線協議讀傳送波形圖2021-2021秋學第3章APB總線和基于APB總線的IP設計一、APB總線協議二、基于APB總線的PWM設計三、基于APB總線的Watchdog設計2021-2021秋學2021-2021秋學moduletb_apb_pwm()；regdut_pclk;regdut_preset_n;regdut_psel；regdut_paddr;regdut_pwrite;reg[3:0]dut_pwdata;regdut_penable;pwmdut(端口例化);initial&always創立時鐘initialbegin輸入/復位無效;復位有效,驗證復位;復位無效;寫div存放器,dut存放器保持不變,觀察波形;讀div存放器,觀察是否真正寫入;寫dut存放器,div存放器保持不變,觀察波形;讀dut存放器,觀察是否真正寫入;endendmodule2021-2021秋學initial&always創立時鐘initialbegin輸入/復位無效;復位有效,驗證復位;復位無效;repeat(x)@(posedgedut_pclk);#1;寫div存放器,dut存放器保持不變;讀div存放器;寫dut存放器,div存放器保持不變;讀dut存放器;endtb_apb_pwm2021-2021秋學initialbegindut_pclk=0;endalways#10dut_pclk=~dut_pclk;initialbegindut_preset_n=1'b1;dut_psel=1'b0;dut_paddr=1'b0;dut_pwrite=1'b1;dut_pwdata=4'b1010;dut_penable=1'b0;

////////////////////////////////////////1.verifyreset//

/////////////////////////////////////repeat(3)@(posedgedut_pclk);#1;dut_preset_n=1'b0;repeat(3)@(posedgedut_pclk);#1;dut_preset_n=1'b1;////afterreset//PWMworkatdefaultvaluerepeat(100)@(posedgedut_pclk);#1;2021-2021秋學

///////////////////////////////////////2.Changethediv'svalue

//

PWMworkatnewvalue///////////////////////////////////////dut_psel=1'b1;dut_paddr=1'b1;dut_pwrite=1'b1;dut_pwdata=4'b0111;@(posedgedut_pclk);#1;dut_penable=1'b1;@(posedgedut_pclk);#1;dut_psel=1'b0;dut_penable=1'b0;

////////////////////////////////////3.readthediv'svalue//contrastitwithexpectedvalue////////////////////////////////////repeat(3)@(posedgedut_pclk);#1;dut_psel=1'b1;dut_paddr=1'b1;dut_pwrite=1'b0;@(posedgedut_pclk);#1;dut_penable=1'b1;@(posedgedut_pclk);2021-2021秋學

///////////////////////////////////////2.Changethediv'svalue

//

PWMworkatnewvalue///////////////////////////////////////dut_psel=1'b1;dut_paddr=1'b1;dut_pwrite=1'b1;dut_pwdata=4'b0111;@(posedgedut_pclk);#1;dut_penable=1'b1;@(posedgedut_pclk);#1;dut_psel=1'b0;dut_penable=1'b0;

////////////////////////////////////3.readthediv'svalue//contrastitwithexpectedvalue////////////////////////////////////repeat(3)@(posedgedut_pclk);#1;dut_psel=1'b1;dut_paddr=1'b1;dut_pwrite=1'b0;@(posedgedut_pclk);#1;dut_penable=1'b1;@(posedgedut_pclk);2021-2021秋學

#1;dut_psel=1'b0;dut_penable=1'b0;if(dut_prdata==4'b1111)begin$display("Veryok");endelsebegin$display("ERROR:returnedvalueis%b,butexpectedvalueis4'b0111",dut_prdata);$stop;end

///////////////////////////////////////4.Changetheduty'svalue

//PWMworkatnewdutyvalue/////////////////////////////////////

repeat(100)@(posedgedut_pclk);#1;dut_psel=1'b1;dut_paddr=1'b0;dut_pwrite=1'b1;dut_pwdata=4'b0010;@(posedgedut_pclk);#1;dut_penable=1'b1;@(posedgedut_pclk);#1;dut_psel=1'b0;dut_penable=1'b0;2021-2021秋學

///////////////////////////////////

//5.readtheduty'svalue//contrastitwithexpectedvalue

///////////////////////////////////repeat(3)@(posedgedut_pclk);#1;dut_psel=1'b1;dut_paddr=1'b0;dut_pwrite=1'b0;@(posedgedut_pclk);#1;dut_penable=1'b1;

@(posedgedut_pclk);#1;dut_psel=1'b0;dut_paddr=