D觸發器的設計實驗報告_第1頁
D觸發器的設計實驗報告_第2頁
D觸發器的設計實驗報告_第3頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

EDA實驗報告書姓名xxx學號xxxxxxx實驗時間課題名稱上升沿觸發的D觸發器的設計實驗目的1.初步掌握QuatusⅡ軟件的使用方法2.掌握采用VHDL語言設計常見時序邏輯電路的方法3.理解時鐘信號和使能信號在VHDL語言中的表述方法。4.進一步熟悉VHDL語言的常見語句設計要求1.設計一個帶使能信號的上升沿觸發的D觸發器。其中EN=1時觸發器正常工作.2.設計帶有使能端的JK觸發器設計程序設計思路D觸發器的四個端口CLK,D,en,Q數據類型定義為STD_LOGIC,再根據各輸入輸出的功能編寫程序。使上升沿觸發，en為控制端。設計原理圖及源程序源程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFISPORT(CLK,D,EN:INSTD_LOGIC;Q:OUTSTD_LOGIC);END;ARCHITECTUREbhvOFDFISSIGNALQ1:STD_LOGIC;BEGINPROCESS(CLK,Q1)BEGINIFCLK'EVENTANDCLK='1'THENIFEN='1'THENQ1<=D;ENDIF;ENDIF;ENDPROCESS;Q<=Q1;ENDbhv; 帶有使能端的JK觸發器設計程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYJKFISPORT(CLK,J,K,EN:INSTD_LOGIC;Q,NQ:OUTSTD_LOGIC);END;ARCHITECTUREbhvOFJKFISSIGNALQ_S,NQ_S:STD_LOGIC;BEGINPROCESS(CLK,J,K)BEGINIFCLK'EVENTANDCLK='0'THENIFEN='1'THENIFJ='0'ANDK='1'THENQ_S<='0';NQ_S<='1';ELSIFJ='1'ANDK='0'THENQ_S<='1';NQ_S<='0';ELSIFJ='1'ANDK='1'THENQ_S<=NOTQ_S;NQ_S<=NOTNQ_s;ENDIF;ENDIF;ENDIF;ENDPROCESS;Q<=Q_S;NQ<=NQ_S;ENDbhv;仿真波形圖問題討論列舉Quatus=2\*ROMANII和Maxplus=2\*ROMANII軟件在使用過程中的不同之處1、推薦用于所有新的CPLD、FPGA和結構化ASIC設計1）支持新的MAX?IICPLD以及Cyclone?、Stratix?和StratixIIFPGA以及HardCopy?結構化Asic2）支持MAX、FLEX?和ACEX?設計2、更快的按鍵式性能表現，更適用于引腳鎖定的情況3、出眾的集成化綜合支持4、友好的MAX+PLUSIIlook-&-feel選項5、轉換MAX+PLUSII工程的增強功能6、許多設計人員使用QuartusII軟件，并且對其印象深刻教師評分操作成績報告成績

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論