電工實驗集成門電路的邏輯變換及應用第1頁，課件共15頁，創(chuàng)作于2023年2月二、實驗器材數(shù)字邏輯實驗箱1臺雙蹤示波器1臺數(shù)字萬用表1臺74LS002塊74LS201塊第2頁，課件共15頁，創(chuàng)作于2023年2月1．檢查與非門的功能。2．用與非門組成其他邏輯門電路并測試功能。（1）用與非門組成與門。（2）用與非門組成或門。（3）用與非門組成或非門。（4）用與非門組成異或門。（5）用與非門組成同或門。3．測試控制門的功能。＆AB控制端波形由實驗箱中時鐘信號提供三、實驗內(nèi)容第3頁，課件共15頁，創(chuàng)作于2023年2月1.檢查連接導線；2.測試芯片的邏輯功能；3.按邏輯電路圖連接電路；4.按所設計的真值表操作電路輸入端，觀察輸出端，驗證結(jié)果；5.得出實驗結(jié)論；6.電路故障的排除（用逐點測試法）。四、電路連接步驟第4頁，課件共15頁，創(chuàng)作于2023年2月（1）芯片是否出現(xiàn)故障,（2）每一根導線是否導通；（3）芯片和導線是否完全插入實驗板中；先檢查芯片上的“電源”和“地”是否接對；有沒有電壓，用萬用表測量。（4）所搭電路的連線是否正確；接電路時，要斷開電源；接好電路，確認無誤通電；做完實驗后，關(guān)掉電源，再拆電路。電路故障的排除方法第5頁，課件共15頁，創(chuàng)作于2023年2月蜂鳴檔1.測試導線第6頁，課件共15頁，創(chuàng)作于2023年2月（1）管腳識別2.測試芯片Quad2-inputNANDGate第7頁，課件共15頁，創(chuàng)作于2023年2月門電路的測試(以74LS00為例)將管腳1、2、4、5、9、10、12、13依次分別接電平開關(guān)，管腳3、6、8、11分別接電平顯示，將電平開關(guān)按真值表置位，分別測輸出電壓及邏輯狀態(tài)。將14腳（VCC）接通5V電源，將7腳（GND）接地，用萬用表測14腳與7腳間應有5V電壓；第8頁，課件共15頁，創(chuàng)作于2023年2月第9頁，課件共15頁，創(chuàng)作于2023年2月數(shù)字實驗箱介紹五、實驗儀器應用第10頁，課件共15頁，創(chuàng)作于2023年2月第11頁，課件共15頁，創(chuàng)作于2023年2月集成電路有缺口一側(cè)向左第12頁，課件共15頁，創(chuàng)作于2023年2月輸入是高電平的時候指示燈亮開關(guān)打在上面的時候，輸出為高電平；反之，輸出為低電平第13頁，課件共15頁，創(chuàng)作于2023年2月TTL：（1）工作電壓：5V+10%；（2）多余輸入端的處理：懸空為高，但不穩(wěn)定，易受干擾，需按邏輯要求接入電路；（3）輸出端的處理：一般不允許并聯(lián)使用，不允許直接接地或接5V電源。CMOS：（1）工作電壓：+3V--+18V,（2）多余輸入端的處理：所有輸入端都不允許懸空,不使用的輸入端應按邏輯電平要求通過電阻接電源或地；（3）輸出端的處理：輸出端不允許直接與電源或地連接,同一芯片上的輸出端可以并聯(lián)使用。（4）輸入信號幅度不能超過VDD—VSS。TTL與CMOS第14頁，課件共15頁，創(chuàng)作于2023年2月1.實驗前：用萬用表“歐姆擋”或“蜂鳴檔”檢測導線，每次使用完，應將萬用表置于測電壓檔位。2.電路連線時，先連芯片的電源和地的管腳，再連接其他管腳。3.TTL芯片的多余輸入端的處理：懸空為高，但不穩(wěn)定，需按邏輯要求接入電路；輸出端的處理：