合肥學院數字邏輯第七章第一頁，共80頁。第七章中規模通用集成電路及其應用7.1

常用中規模組合邏輯電路7.2

常用中規模時序邏輯電路7.3

常用中規模信號產生與變換電路第二頁，共80頁。7.1

常用中規模組合邏輯電路7.1.1

二進制并行加法器7.1.2

編碼器和譯碼器7.1.3

多路選擇器和多路分配器第三頁，共80頁。7.1

常用中規模組合邏輯電路7.1.1二進制并行加法器（一）加法器的功能與分類功能：實現N位二進制數相加按實現方法分類：串行進位加法器、超前進位加法器（1）串行進位加法器如圖：用全加器實現4位二進制數相加。低位全加器進位輸出高位全加器進位輸入注意：CI0=0第四頁，共80頁。（2）超前進位加法器進位位直接由加數、被加數和最低位進位位CI0形成。第五頁，共80頁。四位二進制并行加法器T693構成思想如下：

第i位全加器的進位輸出函數表達式為

第六頁，共80頁。所以，在提供輸入Ai、Bi和C0之后，可以同時產生C1～C4。通常將根據Pi、Gi和C0形成C1～C4的邏輯電路稱為先行進位發生器第七頁，共80頁。（二）加法器的應用例1：試用四位加法器實現8421BCD碼至余3BCD碼的轉換。加法器的邏輯符號N位加法運算、代碼轉換、減法器、十進制加法解：余3碼比8421碼多3，因此：A3-A0：8421碼加數被加數和低位進位進位B3-B0：0011（3）CI0：0第八頁，共80頁。第九頁，共80頁。B4B3B2B1Z5Z4Z3Z2Z1F4F3F2F1C0第十頁，共80頁。生活中常用十進制數及文字、符號等表示事物。7.1.2編碼器和譯碼器數字電路只能以二進制信號工作。用二進制代碼表示文字、符號或者數碼等特定對象的過程，稱為編碼。實現編碼的邏輯電路，稱為編碼器。編碼器譯碼器一、編碼器第十一頁，共80頁。對M個信號編碼時，應如何確定位數N？

N位二進制代碼可以表示多少個信號？例：對101鍵盤編碼時，采用幾位二進制代碼？

編碼原則：N位二進制代碼可以表示2N個信號，則對M個信號編碼時，應由2N≥M>2N-1來確定位數N。例：對101鍵盤編碼時，采用了7位二進制代碼ASCⅡ碼。27＝128＞101>26=64。目前經常使用的編碼器有普通編碼器和優先編碼器兩種。第十二頁，共80頁。（一）普通編碼器

定義：任何時刻只允許輸入一個有效編碼請求信號，否則輸出將發生混亂。

舉例：以一個三位二進制普通編碼器為例，說明普通編碼器的工作原理。圖3-4普通編碼器的方框圖輸入：八個信號（對象）

I0~I7

（二值量）八個病房呼叫請求輸出：三位二進制代碼

Y2Y1Y0稱八線—三線編碼器對病房編碼第十三頁，共80頁。

I0

I1I2

I3I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１表3-4編碼器輸入輸出的對應關系設輸入信號為1表示對該輸入進行編碼。任何時刻只允許輸入一個編碼請求其它輸入取值組合不允許出現，為無關項。第十四頁，共80頁。（二）優先編碼器在優先編碼器中，允許同時輸入兩個以上的有效編碼請求信號。當幾個輸入信號同時出現時，只對其中優先權最高的一個進行編碼。

優先級別的高低由設計者根據輸入信號的輕重緩急情況而定。如根據病情而設定優先權。第十五頁，共80頁。表3-574LS148電路的功能表例：八線—三線優先編碼器74LS148第十六頁，共80頁。74LS148的邏輯功能描述：(1)編碼輸入端：邏輯符號輸入端上面均有“—”號，這表示編碼輸入低電平有效。I0~I7低電平有效允許編碼，但無有效編碼請求優先權最高第十七頁，共80頁。(2)編碼輸出端：從功能表可以看出，74LS148編碼器的編碼輸出是反碼。Y2、Y1、Y0第十八頁，共80頁。（3）選通輸入端：只有在=0時，編碼器才處于工作狀態；而在=1時，編碼器處于禁止狀態，所有輸出端均被封鎖為高電平。SS禁止狀態工作狀態第十九頁，共80頁。允許編碼，但無有效編碼請求正在優先編碼（4）選通輸出端YS和擴展輸出端YEX：為擴展編碼器功能而設置。第二十頁，共80頁。圖7-574LS148的邏輯符號

以上通過對74LS148編碼器邏輯功能的分析，介紹了通過MSI器件邏輯功能表了解集成器件功能的方法。要求初步具備查閱器件手冊的能力。不要求背74LS148的功能表。第二十一頁，共80頁。圖7-6用74LS148接成的16線—4線優先編碼器優先權最高(2)片無有效編碼請求時才允許(1)片編碼編碼輸出的最高位編碼輸出為原碼第二十二頁，共80頁。二譯碼器

譯碼：編碼的逆過程，將編碼時賦予代碼的特定含義“翻譯”出來。

譯碼器：實現譯碼功能的電路。常用的譯碼器有二進制譯碼器、二-十進制譯碼器和顯示譯碼器等。二進制代碼原來信息編碼對象編碼譯碼第二十三頁，共80頁。（一）二進制譯碼器

圖7-7三位二進制譯碼器的方框圖輸入：二進制代碼（N位），輸出：2N個，每個輸出僅包含一個最小項。輸入是三位二進制代碼、有八種狀態，八個輸出端分別對應其中一種輸入狀態。因此，又把三位二進制譯碼器稱為3線—8線譯碼器。第二十四頁，共80頁。1.74LS138的邏輯功能內部電路圖負邏輯與非門譯碼輸入端S為控制端（又稱使能端）

S=1譯碼工作

S=0禁止譯碼，輸出全1

輸出端第二十五頁，共80頁。表3-674LS138的功能表譯中為0高電平有效低電平有效禁止譯碼譯碼工作第二十六頁，共80頁。圖7-874LS138的邏輯符號低電平有效輸出三位二進制代碼使能端第二十七頁，共80頁。74LS138的邏輯功能三個譯碼輸入端（又稱地址輸入端）A2、A1、A0，八個譯碼輸出端，以及三個控制端（又稱使能端）、、。、，是譯碼器的控制輸入端，當=1、+=0(即=1,和均為0)時，譯碼器處于工作狀態。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。S1S2S1S2S3S1S2S3S1S3S2Y0~Y7S3第二十八頁，共80頁。當譯碼器處于工作狀態時，每輸入一個二進制代碼將使對應的一個輸出端為低電平，而其它輸出端均為高電平。也可以說對應的輸出端被“譯中”。

74LS138輸出端被“譯中”時為低電平，所以其邏輯符號中每個輸出端上方均有“—”符號。Y0~Y7第二十九頁，共80頁。

2.應用舉例(1)功能擴展(利用使能端實現)

圖7-9用兩片74LS138譯碼器構成4線—16線譯碼器A3=0時，片Ⅰ工作，片Ⅱ禁止A3=1時，片Ⅰ禁止，片Ⅱ工作擴展位控制使能端第三十頁，共80頁。(2)實現組合邏輯函數F（A，B，C）

比較以上兩式可知，把3線—8線譯碼器74LS138地址輸入端（A2A1A0）作為邏輯函數的輸入變量（ABC），譯碼器的每個輸出端Yi都與某一個最小項mi相對應，加上適當的門電路，就可以利用譯碼器實現組合邏輯函數。第三十一頁，共80頁。例7-4試用74LS138譯碼器實現邏輯函數：解：因為則第三十二頁，共80頁。

因此，正確連接控制輸入端使譯碼器處于工作狀態，將、、、、經一個與非門輸出，A2、A1、A0分別作為輸入變量A、B、C，就可實現組合邏輯函數。Y1Y３Y６Y５Y７圖7-10例7-4電路圖第三十三頁，共80頁。（二）二-十進制譯碼器

二—十進制譯碼器的邏輯功能是將輸入的BCD碼譯成十個輸出信號。圖7-11二—十進制譯碼器74LS42的邏輯符號第三十四頁，共80頁。表7-7二-十進制譯碼器74LS42的功能表譯中為0拒絕偽碼第三十五頁，共80頁。（三）七段顯示譯碼器在數字測量儀表和各種數字系統中，都需要將數字量直觀地顯示出來，一方面供人們直接讀取測量和運算的結果，另一方面用于監視數字系統的工作情況。數字顯示電路是數字設備不可缺少的部分。數字顯示電路通常由顯示譯碼器、驅動器和顯示器等部分組成，如圖3-12所示。

第三十六頁，共80頁。（三）數字顯示譯碼器（1）七段數碼管（2）七段顯示譯碼器共陰極共陽極：高電平亮：低電平亮每一段由一個發光二極管組成輸入：二—十進制代碼輸出：譯碼結果，可驅動相應的七段數碼管顯示出正確的數字第三十七頁，共80頁。七段譯碼器CT7447D、C、B、A：BCD碼輸入信號a～g：譯碼輸出，高電平有效（１）熄滅信號輸入。低電平時，輸出a～g均為低電平（全滅）；（２）滅零輸出信號。=0時，=0：試燈信號輸入。當=1（無效）時，=0且不論D～A狀態如何，a～g七段全亮。熄滅信號輸入/滅零輸出信號：滅零輸入信號（不顯示０，其它數碼正常顯示）。=0（=１）時，不顯示數碼0。第三十八頁，共80頁。在多個通道中選擇其中的某一路，或多個信息中選擇其中的某一個信息傳送或加以處理。將傳送來的或處理后的信息分配到各通道去。多路選擇器多路分配器多輸入一輸出選擇一輸入多輸出分配7.1.3多路選擇器和多路分配器第三十九頁，共80頁。發送端，并—串接收端，串—并第四十頁，共80頁。在多路數據傳送過程中，能夠根據需要將其中任意一路挑選出來的電路，叫做數據選擇器，也稱為多路選擇器,其作用相當于多路開關。常見的數據選擇器有四選一、八選一、十六選一電路。

一多路選擇器第四十一頁，共80頁。以四選一數據選擇器為例。(1)四選一數據選擇器的邏輯電路圖圖7-18四選一數據選擇器電路1數據選擇器的工作原理選擇控制端使能控制端數據輸入端輸出端第四十二頁，共80頁。(2)四選一數據選擇器的功能表表7-9四選一數據選擇器的功能表輸入輸出S

A1

A0Y0××0100D0101D1110D2111D3第四十三頁，共80頁。2八選一數據選擇器74LS151三個地址輸入端A2、A1、A0，八個數據輸入端D0~D7，兩個互補輸出的數據輸出端Y和Y，一個控制輸入端S。圖7-1974LS151的邏輯符號

MUX第四十四頁，共80頁。

表7-1074LS151的功能表

禁止狀態工作狀態第四十五頁，共80頁。3應用舉例1.功能擴展

用兩片八選一數據選擇器74LS151，可以構成十六選一數據選擇器。試回憶用兩片3－8線譯碼器74LS138實現4－16線譯碼器的方法。

利用使能端（控制端）。第四十六頁，共80頁。圖7-20用74LS151構成十六選一數據選擇器

擴展位接控制端A3=1時，片Ⅰ禁止，片Ⅱ工作A3=0時，片Ⅰ工作，片Ⅱ禁止輸出需適當處理（該例接或門）第四十七頁，共80頁。2．實現組合邏輯函數比較可知，表達式中都有最小項mi，利用數據選擇器可以實現各種組合邏輯函數。組合邏輯函數8選14選1第四十八頁，共80頁。

例7-5試用八選一電路實現解：將A、B、C分別從A2、A1、A0輸入，作為輸入變量，把Y端作為輸出F。因為邏輯表達式中的各乘積項均為最小項，所以可以改寫為根據八選一數據選擇器的功能，令第四十九頁，共80頁。具體電路見圖3-21：圖7-21例7-5電路圖D0=D3=D5=D7=1D1=D2=D4=D6=0S＝0MUX第五十頁，共80頁。ABCF00010010010001111000101111001111真值表對照法注意變量高低位順序！第五十一頁，共80頁。

例7-6試用八選一電路實現三變量多數表決電路。表7-11例7-6的真值表ABCF00000010010001111000101111011111

解：假設三變量為A、B、C，表決結果為F，則真值表如表7-11所示。第五十二頁，共80頁。在八選一電路中，將A、B、C從A2、A1、A0輸入，令D3=D5=D6=D7=1D0=D1=D2=D4=0S＝0F＝Y則可實現三變量多數表決電路，具體電路圖請讀者自行畫出。則第五十三頁，共80頁。二、數據分配器（一）數據分配器的功能分配器與選擇器的功能相反當D=1時它即為普通的譯碼器。一輸入多輸出邏輯符號DD第五十四頁，共80頁。（二）數據分配器的應用例：利用數據選擇器和分配器實現信息的“并行—串行—并行”傳送。由譯碼器連成的數據分配器0000110譯碼禁止譯碼01第五十五頁，共80頁。第五十六頁，共80頁。7.2

常用中規模時序邏輯電路

7.2.1

集成計數器

7.2.2

集成寄存器

第五十七頁，共80頁。7.2.1

集成計數器按進位方式，分為同步和異步計數器按進位制，分為模二、模十和任意模計數器按邏輯功能，分為加法、減法和可逆計數器按集成度，分為小規模與中規模集成計數器計數器：是一種對輸入脈沖進行計數的時序邏輯電路，被計數的脈沖信號稱作“計數脈沖”。分類：第五十八頁，共80頁。輸入 輸出 CPUCPDR LDABCD QA QBQCQD

φφ1

φφφφφ0 0 0 0

φφ00A

BCDA B C D

↑

101φφφφ

加 法 計 數

1↑01φφφφ

減 法 計 數

1101

φφφφ

保 持

CT74193功能表

一、集成同步計數器第五十九頁，共80頁。四位二進制可逆計數器CT74193DA:高位低位CPU，CPD:雙時鐘輸入R:異步清除,高電平有效LD:異步預置,低電平有效QD

QA:高位低位（一）、邏輯符號加到最大值時產生進位信號QCC=0減到最大值時產生借位信號QDD=0第六十頁，共80頁。

——連接成任意模M的計數器1、接成M<16的計數器2、接成M>16的計數器（二）、CT74193功能擴展四位二進制可逆計數器CT74193第六十一頁，共80頁。態序表

NQDQCQBQA0 0110101112100031001410105101161100711018111091111 例1：用CT74193設計M=9計數器方法一:采用異步預置、加法計數1、接成M<16的計數器QCC=001100110第六十二頁，共80頁。方法二:采用異步預置、減法計數態序表N QDQCQBQA

0 10011 10002 01113 01104 01015 01006 00117 00108 00019 0000

QCB=010011001例1：用CT74193設計M=9計數器1、接成M<16的計數器第六十三頁，共80頁。

——連接成任意模M的計數器1、接成M<16的計數器2、接成M>16的計數器（二）、CT74193功能擴展四位二進制可逆計數器CT74193第六十四頁，共80頁。例1:用CT74193設計M=147計數器方法一:采用異步清零、加法計數M=(147)10

=(10010011)2需要兩片CT741932、接成M>16的計數器1001110000000000第六十五頁，共80頁。M=(147)10

=(10010011)21001110011001001例1:用CT74193設計M=147計數器2、接成M>16的計數器方法二:采用減法計數

異步預置

利用QCB端第六十六頁，共80頁。輸入 輸出

CPR0（1）R0（2）Sg（1）Sg（2）QA QBQCQD

Φ

1 1 0 Φ 0 000 1 1Φ0 0 000

ΦΦ

1 1 1 001

↓

Φ 0 Φ0 計數

0

Φ 0Φ

0

Φ

Φ 0

Φ 0 0Φ

異步計數器CT74290二、集成異步計數器第六十七頁，共80頁。異步計數器CT74290(1)觸發器A：模2CPA入QA出(2)觸發器B、C、D：模5異步計數器CPB入QD

QB出CPA、CPB:時鐘輸入端R01、R02:直接清零端Sg1、Sg2:置9端QD

QA:高位低位（一）、邏輯符號第六十八頁，共80頁。1.直接清零：當R01=R02=1，Sg1、Sg2有低電平時，

輸出“0000”狀態。與CP無關2.置9：當Sg1=

Sg2=1時，

輸出1001狀態3.計數：當R01、R02及Sg1、Sg2有低電平時，且當有CP下降沿時，即可以實現計數（二）、功能異步計數器CT74290在外部將QA和CPB連接構成8421BCD碼計數

CPA入QD

QA出在外部將QD和CPA連接構成5421BCD碼計數

CPB入QA

QDQCQB出第六十九頁，共80頁。例1：采用CT74290設計M=6計數器方法：利用R端M=6態序表

N QAQBQCQD

0 00001 10002 01003 11004 00105 10106 0110

01100000第七十頁，共80頁。7.2.2

集成寄存器寄存器是數字系統中用來存放數據或運算結果的一種常用邏輯部件。

功能：中規模集成電路寄存器除了具有接收數據、保存數據和傳送數據等基本功能外，通常還具有左、右移位，串、并輸入，串、并輸出以及預置、清零等多種功能，屬于多功