第七章數模及模數轉換器接口第一頁，共四十四頁，2022年，8月28日

在微機過程控制和數據采集等系統中，經常要對過程參數進行測量和控制。連續變化的物理量如：溫度、濕度、流量壓力、速度、位移等等。微機傳感器A/DD/A執行機構物理過程v/iv/iDataData過程控制示意圖模擬量橋梁第7章數模及模數轉換器接口第二頁，共四十四頁，2022年，8月28日工作原理:Di為1時，Si與運放的反相輸入端連接。Di為0時，Si與地連接。7.1.1D/A轉換原理（T形解碼網絡）7.1D/A轉換器D/A━DigitaltoAnalogConverter（DAC）IO1IO+URRS2S3S1001RR2R2R2R2R2RS000111IRD0D1D2D3+-AuoRFuo=-IO1RF第三頁，共四十四頁，2022年，8月28日倒梯形電阻網絡RI2I3I1RR2R2R2R2R2RI0+URIR00′11′22′33′RRRRIR=

UR/RI3=

IR21=21URRI2=

IR41=22URRI1=

IR81=23URRI0=

IR161=24URRIO1IO1=D3·I3+D2·I2+D1·I1+D0·I07.1.1D/A轉換原理（T形解碼網絡）第四頁，共四十四頁，2022年，8月28日IO1=D3·I3+D2·I2+D1·I1+D0·I0I1I2I3I0=（D3·23+D2·22

+D1·21

+D0·20）24URRu0=-IO1·RF=（D3·23+D2·22

+D1·21

+D0·20）24URRFRIO1IO+URRS2S3S1001RR2R2R2R2R2RS000111IRD0D1D2D3+-AuoRF7.1.1D/A轉換原理（T形解碼網絡）第五頁，共四十四頁，2022年，8月28日u0=-IO1·RF=（D3·23+D2·22

+D1·21

+D0·20）24URRFR若為n位二進制數，則u0=（Dn-1·2n-1+Dn-2·2n-2

+···+D0·20）2nURRFR若RF=R，則u0=（Dn-1·2n-1+Dn-2·2n-2

+···+D0·20）2nUR

即輸出電壓的大小正比于輸入二進制數的大小，實現了數字量和模擬量的轉換。7.1.1D/A轉換原理（T形解碼網絡）第六頁，共四十四頁，2022年，8月28日7.1.2D/A轉換器的性能參數有時也用輸入數字量的有效位數來表示分辨率。1、分辨率如十位DAC分辨率：2101=102412、偏移誤差它是指輸入數字量為0時，輸出模擬量對0的偏移值。3、線性度指D/A轉換器的實際轉換特性與理想直線之間的最大誤差或最大偏移。4、精度

輸出模擬電壓的實際值與理想值之差。即最大靜態轉換誤差。5、轉換速度即每秒鐘可以轉換的次數，其倒數為轉換時間。

第七頁，共四十四頁，2022年，8月28日7.2MCS-51單片機與8位D/A轉換器接口技術

7.2.10832的技術指標1、分辨率8位；2、電流穩定時間1s；3、可雙緩沖、單緩沖或直接數字輸入；4、只需在滿量程下調整其線性度；5、單一電源供電（+5V～+15V）；6、低功耗，20mW；第八頁，共四十四頁，2022年，8月28日D0D1D2D3D4D5D6D7ILECSWR1XFERWR2VREFIOUT2IOUT1RfbAGNDDGNDVCCDAC0832結構圖LE1LE28位輸入鎖存器8位寄存器DAC8位轉換器D/A鎖存允許片選寫1寫2傳送7.2.2DAC0832的結構及原理第九頁，共四十四頁，2022年，8月28日三大部分組成：一個8位輸入寄存器一個8位DAC寄存器一個8位D/A轉換器（一個R-2RT型解碼網絡）

為寄存命令。當=1時，寄存器的輸出隨輸入變化；

=0時，將數據鎖存在寄存器中，而不隨輸入數據的變化而變化。原理：當ILE=1,=0，=0時，=1，允許數據輸入，而當

=1時，=0，則數據被鎖存。WR1當和均為低電平時，=1，此時允許D/A轉換，否則=0時，將數據鎖存于DAC寄存器中。LE27.2.2DAC0832的結構及原理第十頁，共四十四頁，2022年，8月28日引腳功能：7.2.3DAC0832管腳功能D0～D7：數據線ILE：輸入鎖存允許信號CS：片選信號WR1、WR2：寫控制XFER：傳遞信號IO1、IO2：電流輸出端Rfb：內部集成反饋電阻VREF：參考電壓輸入VCC：數字電路供電電壓AGND：模擬地；DGND：數字地。DAC0832引腳圖第十一頁，共四十四頁，2022年，8月28日7.2.48位D/A轉換器接口方法1、單緩沖型接口方法（3種）(a)1）右圖(a)的接口電路是把DAC寄存器接成常通狀態；即ILE接高電平，和接地，與P2.7口連接，與單片機的端連接。MOVX@DPTR,A0WRD0D1D2D3D4D5D6D7V0CSVCCILEWR1WR2XFER第十二頁，共四十四頁，2022年，8月28日(b)2）右圖(b)的接口電路是把輸入寄存器接成常通狀態；即ILE接高電平，和

接地，

與

P2.7口連接，與單片機的端連接。ILEVCCCSWR1XFERWR2MOVX@DPTR,A0WRD0D1D2D3D4D5D6D7V07.2.48位D/A轉換器接口方法第十三頁，共四十四頁，2022年，8月28日(c)3）右圖(c)的接口電路使兩個寄存器同時選通和鎖存；即將ILE接高電平,

和與單片機的連接，和與P2.7口連接。CSMOVX@DPTR,AD0D1D2D3D4D5D6D7V00WRVCC7.2.48位D/A轉換器接口方法第十四頁，共四十四頁，2022年，8月28日

雙緩沖型接口電路2、雙緩沖型接口方法ILEVCCCSXFERWR1WR2D0D1D2D3D4D5D6D7V0

主要應用在多路D/A轉換器同步系統中。一級鎖存、緩沖由P27和

WR完成；二級鎖存由P26和

WR完成，并由0832的D/A轉換器轉換成電壓輸出。00WRMOVX@DPTR,AMOVX@DPTR,A一級鎖存二級鎖存WRWR17.2.48位D/A轉換器接口方法第十五頁，共四十四頁，2022年，8月28日即將0832轉換器的ILE接高電平；將CS、WR1、WR2、XFER全部接地；將D0～D7接獨立的并行口（如P1口或8255A的PA～PC口）即可。一般不能直接接數據總線P0口。7.2.48位D/A轉換器接口方法3、直通型接口方法第十六頁，共四十四頁，2022年，8月28日7.2.5D/A轉換器的輸出方式1、單極性輸出P27MOVX@DPTR,AWRD0D1D2D3D4D5D6D7V05V0V～DAC0832單極性輸出電路典型應用電路第十七頁，共四十四頁，2022年，8月28日輸入數字量模擬量輸出（V）MSB…LSB11111111-VREF(255/256)10000010-VREF(130/256)10000000-VREF(128/256)01111111-VREF(127/256)00000000-VREF(0/256)單極性輸出D/A關系輸出的電壓V（絕對值），與輸入的數字量成正比。7.2.5D/A轉換器的輸出方式第十八頁，共四十四頁，2022年，8月28日D/A驅動程序：MOV DPTR，#7FFFH;使P27為“0”MOV A，#data;數字送AMOVX @DPTR，A;傳送至DAC0832輸出00HINCAAJMPL0L0：V0V0V0**7.2.5D/A轉換器的輸出方式第十九頁，共四十四頁，2022年，8月28日7.2.5D/A轉換器的輸出方式AGND3DGND10VCC20IOUT111D07D16D25IOUT212D34D416VREF8D515D614D713Rfb9CS1WR12XFER17WR218ILE19U1DAC0832LCJ(20)VO1VO2

VCC3261574U2LM741VREF(+5V)+12-12

3261574U3LM741R45.1K-12+12R310KR120KR220KDAC0832雙極性輸出電路2、雙極性輸出第二十頁，共四十四頁，2022年，8月28日VO2=

((R2/R3)VO1+(R2/R1)VREF)代入R1、R2、R3的值，可得：

VO2=

(2VO1＋VREF)設VREF=＋5V當VO1=0V時，VO2=5V；當VO1=2.5V時，VO2=0V；當VO1=5V時，VO2=＋5V。在上圖中，運算放大器U3的作用是把運算放大器U2的單向輸出電壓轉變成雙向輸出。其原理是將U3的輸入端2通過電阻R1與參考電壓VREF相連，因此運算放大器U3的輸出電壓：7.2.5D/A轉換器的輸出方式第二十一頁，共四十四頁，2022年，8月28日雙極性輸出D/A關系輸入數字量模擬量輸出VO2MSB…LSB+VREF-

VREF11111111VREF1LSB|VREF|+1LSB11000000VREF/2|VREF|/21000000000011111111LSB+1LSB00111111|VREF|/21LSB|VREF|/2+1LSB00000000|VREF|+|VREF|7.2.5D/A轉換器的輸出方式第二十二頁，共四十四頁，2022年，8月28日1、單極性輸出接口系統設計7.3D/A轉換器接口技術舉例例1：若在外部RAM區6000H～607FH單元中存放著一個控制模型（128個8位二進制數）。要求實現如下功能：按順序從6000H開始的存貯區域中取出一個字節的二進制數據送往D/A轉換器轉換成電壓輸出。經過Δt延時后，再取下一個字節數據，轉換成電壓輸出。直到128個字節都轉換完畢。再從頭重復執行上述過程。V0第二十三頁，共四十四頁，2022年，8月28日D/A轉換硬件接口電路BFFFH6000H607FH~V0D0...D7MOVDPTR，#6000HMOVXA，@DPTRMOVDPTR，#0BFFFHMOVX@DPTR，A第二十四頁，共四十四頁，2022年，8月28日完成D/A轉換任務的程序為：

ORG 0H LJMPDA0

；DA0： MOV R7，#128 ；置數據長度

MOV DPTR，#6000H ；預置暫存器

MOV P2，#0BFH ；置D/A指針高8位

MOV R0，#0FFH ；置D/A指針低8位2.程序設計MOV DPTR，#0BFFFH；選輸入寄存器MOVX@DPTR，A；數據送輸入寄存器和DAC寄存器；由D/A轉換輸出電壓7.3D/A轉換器接口技術舉例第二十五頁，共四十四頁，2022年，8月28日DA1： MOVXA，@DPTR；取數

MOVX@R0，A ；送數

INC DPTR ；指向下一個數據

ACALLDLY ；調延時Δts DJNE R7，DA1 ；128個數未完則轉

AJMP DA0 ；重新開始

SJMP$END ；結束7.3D/A轉換器接口技術舉例第二十六頁，共四十四頁，2022年，8月28日7.3D/A轉換器接口技術舉例P2口位結構第二十七頁，共四十四頁，2022年，8月28日7.4A/D轉換器

7.4.1雙積分型A/D轉換器原理電子開關VXVREF積分器比較器計數器控制邏輯數據輸出標準時鐘雙積分型A/D轉換框圖0t積分輸出VAVB固定斜率（反向積分）固定積分時間T0T1T2輸入電壓越大，反向積分時間越長。用標準時鐘來測量這個時間，即可到相應于輸入電壓的數字量。VX數字量A/D━AnalogtoDigitalConverter（ADC）第二十八頁，共四十四頁，2022年，8月28日雙積分型A/D轉換器特點：1、抗干擾性好（針對噪聲）2、精度高3、速度慢可用于智能儀表。7.4.1雙積分型A/D轉換器原理第二十九頁，共四十四頁，2022年，8月28日7.4.2逐位逼近型A/D轉換器原理逐位逼近式A/D轉換框圖

比較器

轉換結束

VS

VX

時鐘

啟動

輸出允許

Dn-1

D0

D/A轉換器

N位寄存器輸

出

緩

沖

器

控制邏輯

～

第三十頁，共四十四頁，2022年，8月28日1）給N位寄存器清零；2）將N位寄存器最高位置“1”，即dn-1=1；3）DAC將N位寄存器輸出的數字量轉換為模擬量VS；4）當VS<VX，置數控制邏輯電路使該位“1”保留；

當VS>VX，置數控制邏輯電路使該位“1”清除，即該位置“0”；5）將N位寄存器次高位置“1”；即dn-2=1；重復步驟3）、4）、5）。轉換過程：7.4.2逐位逼近型A/D轉換器原理第三十一頁，共四十四頁，2022年，8月28日ADC的主要技術指標

3、相對精度：

以輸出二進制代碼的位數表示分辨率。位數越多，量化誤差越小，轉換精度越高。

完成一次A/D轉換所需要的時間。即從它接到轉換命令起直到輸出端得到穩定的數字量輸出所需要的時間。實際轉換值和理想特性之間的最大偏差。1、分辨率：2、轉換速度：4、其它：偏移誤差、線性誤差、絕對精度等基本概念。7.4.2逐位逼近型A/D轉換器原理第三十二頁，共四十四頁，2022年，8月28日7.5MCS-51單片機與8位A/D轉換器接口技術7.5.1ADC0809的主要功能①分辨率為8位。②總的不可調誤差在±(1/2)LSB和±1LSB范圍內。③典型轉換時間為100μs。④具有鎖存控制的8路多路開關。⑤具有三態緩沖輸出控制。⑥單一+5V供電，此時輸入范圍為0～5V。⑦輸出與TTL兼容。⑧工作溫度范圍40℃～+85℃。第三十三頁，共四十四頁，2022年，8月28日7.5.2ADC0809的的組成及工作原理8通道多路模擬開關地址鎖存譯碼8位A/D轉換器三態輸出鎖存器VCCIN0IN1IN2IN3IN4IN5IN6IN7ABCALEGNDEOCD0

D7～OEREF(-)REF(+)STARTCLKADC0808/0809原理圖及引腳EndofConversionOutputEnableAddressLatchEnable640kHZ通道地址第三十四頁，共四十四頁，2022年，8月28日①模擬多路轉換器②A/D轉換電路8個標準模擬開關三態輸出鎖存器三位地址鎖存器控制電路與時序D/A轉換器（8位）逐位逼近寄存器（8位）電壓比較器（高精度）7.5.2ADC0809的的組成及工作原理1、ADC0809由兩大部分組成第三十五頁，共四十四頁，2022年，8月28日2、工作原理（時序）ALE通道地址模擬輸入STARTEOCOED0～D7鎖存啟動100S7.5.2ADC0809的的組成及工作原理第三十六頁，共四十四頁，2022年，8月28日(1)IN0～IN7：8個模擬量輸入端。(2)VREF(+)，VREF(–)：正負參考電壓，用來提供D/A轉換器的基準參考電壓。一般VREF(+)接+5V高精度參考電源，VREF(–)接模擬地。(3)START：啟動A/D轉換，當START為高電平時，A/D開始轉換。(4)EOC：轉換結束信號。當A/D轉換結束時，由低電平轉為高電平。此信號可用作A/D轉換是否完成的查詢信號或向CPU請求中斷的信號。7.5.3引腳介紹ADC0808/0809引腳第三十七頁，共四十四頁，2022年，8月28日OE（OUTPUTENABLE）：輸出允許信號或稱為A/D數據讀信號。當此信號為高電平時，可從A/D轉換器中讀取數據。此信號可作芯片的片選信號。

CLK：工作時鐘，最高允許值為1.2MHz，可通過外接振蕩電路改變頻率，也可用系統ALE分頻獲得，當CLK為640kHz時，轉換時間為100s。

ALE：通道地址鎖存允許，上升沿有效，鎖存C、B、A通道地址，則選中的通道的模擬輸入送A/D轉換器。

C、B、A：通道地址輸入，C為最高位，A為最低位。

D0～D7：數字量輸出線。VCC，GND：電源電壓VCC接+5V，GND為數字地。7.5.3引腳介紹ADC0808/0809引腳第三十八頁，共四十四頁，2022年，8月28日7.5.4ADC0809與8031的接口設計CH0CH1

┇CH7+5V接地8031373GP0口ALEINT0P27WRRDCLKD0～7EOCSTARTALEOEADC0809A0

A1A2

ABCA0～A7IN0IN1IN7VR(+)VR(-)GND8031與ADC0809轉換器接口電路0000MOVX@DPTR，A；令（DPTR）=7FF8HP27=0MOVXA，@DPTRCBA=000CH0寫讀第三十九頁，共四十四頁，2022年，8月28日ADC0809轉換器程序設計方法：1、程序查詢方式

MOVR0，#40H;數據緩沖區指針

MOVDPTR，#7FF8H;置IN0通道地址

MOVX@DPTR，A;IN0接A/D，并啟動A/D

JBP3.2，$;為高，繼續查詢

MOVXA，@DPTR;為低，數據讀入AMOV@R0，A;存入40H單元INT0INT02、延時方式

MOVR7，#25;延時常數

DJNZR7，$;重復執行一次4us7.5.4ADC0809與8031的接口設計第四十頁，共四十四頁，2022年，8月28日3、中斷方式程序可分為3部分

1）對中斷及其工作單元初始化

START：MOVR0，#70H;RAM首地址

MOVR7，#16;計數器，采樣16次

MOVSP，#3F;設堆棧

SETBIT0;設邊沿觸發

SETBEX0;開中斷

SETBEA;開CPU總中斷

┇

INT0INT02）主程序：啟動A/D轉換

MOVDPTR，#7FF8H;選A/D及其0通道CH0MOVX@DPTR，A;啟動A/D轉換

┇7.5.4ADC0809與8031的接口設計第四十一頁，共四十四頁，2022年，8月28日3）中斷服務程序（即數據采集或者叫做采樣）

INT0P：PUSHACC;A進棧

MOVXA，@DPTR;讀A/D數據

MOV@R0，A;A/D數據送RAMINC