計算機構成原理期末試卷含答案1計算機構成原理試題一、選擇題〔共20分，每題1分〕1．零地點運算指令在指令格式中不給出操作數地點，它的操作數來自__C__。A．立刻數和棧頂；B．暫存器；C．棧頂和次棧頂；D．累加器。2．___C__可劃分儲存單元中寄存的是指令仍是數據。A．儲存器；B．運算器；C．控制器；D．用戶。3．所謂三總線構造的計算機是指___B___。A．地點線、數據線和控制線三組傳輸線。．I/O總線、主存總統和DMA總線三組傳輸線；C．I/O總線、主存總線和系統總線三組傳輸線；D．設施總線、主存總線和控制總線三組傳輸線．。4．某計算機字長是32位，它的儲存容量是256KB，按字編址，它的尋址范圍是____B__。A．128K；B．64K；C．64KB；D．128KB。32位=4B256KB/4B=64KB5．主機與設施傳遞數據時，采納_A_____，主機與設施是串行工作的。A．程序查問方式；B．中止方式；C．DMA方式；D．通道。6．在整數定點機中，下述第___B___種說法是正確的。A．原碼和反碼不可以表示-1，補碼能夠表示-1；B．三種機器數均可表示-1；C．三種機器數均可表示-1，且三種機器數的表示范圍相同；D．三種機器數均不行表示-1。．變址尋址方式中，操作數的有效地點是___C___。A．基址寄存器內容加上形式地點〔位移量〕；B．程序計數器內容加上形式地點；C．變址寄存器內容加上形式地點；D．以上都不對。．向量中止是__C____。A．外設提出中止；．由硬件形成中止效力程序進口地點；C．由硬件形成向量地點，再由向量地點找到中止效力程序進口地點D．以上都不對。．一個節拍信號的寬度是指___C___。A．指令周期；B．機器周期；C．時鐘周期；D．儲存周期。1/610．將微程序儲存在EPROM中的控制器是__A____控制器。A．靜態微程序；B．毫微程序；C．動向微程序；D．微程序。．隱指令是指__D____。．操作數隱含在操作碼中的指令；．在一個機器周期里達成所有操作的指令；C．指令系統中已有的指令；．指令系統中沒有的指令。12．當用一個16位的二進制數表示浮點數時，以下方案中第___B__種最好。A．階碼取4位〔含階符1位〕，尾數取12位〔含數符1位〕；B．階碼取5位〔含階符1位〕，尾數取11位〔含數符1位〕；C．階碼取8位〔含階符1位〕，尾數取8位〔含數符1位〕；D．階碼取6位〔含階符1位〕，尾數取12位〔含數符1位〕。13．DMA方式_B_____。A．既然能用于高速外頭設施的信息傳遞，也就能取代中止方式；B．不可以取代中止方式；C．也能向CPU懇求中止辦理數據傳遞；D．內無中止體制。14．在中止周期中，由____D__將同意中止觸發器置“0〞。A．關中止指令；B．機器指令；C．開中止指令；D．中止隱指令。15．在單總線構造的CPU中，連結在總線上的多個零件__B____。A．某一時刻只有一個能夠向總線發送數據，而且只有一個能夠從總線接收數據；B．某一時刻只有一個能夠向總線發送數據，但能夠有多個同時從總線接收數據；C．能夠有多個同時向總線發送數據，而且能夠有多個同時從總線接收數據；D．能夠有多個同時向總線發送數據，但能夠有一個同時從總線接收數據。16．三種集中式總線控制中，____A__方式對電路故障最敏感。．鏈式查問；B．計數器準時查問；C．獨立懇求；D．以上都不對。17．一個16K×8位的儲存器，其地點線和數據線的總和是___D___。A.48B．46；C．17；D．2218．在間址周期中，__C____。．所有指令的間址操作都是相同的；．凡是儲存器間接尋址的指令，它們的操作都是相同的；2/6C．關于儲存器間接尋址或寄存器間接尋址的指令，它們的操作是不一樣的；D．以上都不對。．下陳述法中____B__是正確的。A．EPROM是可改寫的，因此也是隨機儲存器的一種；B．EPROM是可改寫的，但它不可以用作為隨機儲存器用；C．EPROM只好改寫一次，故不可以作為隨機儲存器用；D．EPROM是可改寫的，但它能用作為隨機儲存器用。20．打印機的分類方法好多，假定按可否打印漢字來劃分，可分為__C____。A．并行式打印機和串行式打印機；B．擊打式打印機和非擊打式打印機；C．點陣式打印機和活字式打印機；D．激光打印機和噴墨打印機。二、填空〔共20分，每空1分〕．設浮點數階碼為8位〔含1位階符〕，尾數為24位〔含1位數符〕，那么32位二進制補碼浮點規格化數對應的十進制真值范圍是：最大正數為A，最小正數為B，最大負數為C，最小負數為D。2．指令尋址的根本方式有兩種，一種是次序尋址方式，其指令地點由程序計數器給出，另一種是跳躍尋址方式，其指令地點由指令自己給出。3．在一個有四個過程段的浮點加法器流水線中，假定四個過程段的時間分別是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。那么加法器流水線的時鐘周期起碼為90ns。假如采納相同的邏輯電路，但不是流水線方式，那么浮點加法所需的時間為280ns。4．一個浮點數，當其尾數右移時，欲使其值不變，階碼一定增添。尾數右移1位，階碼加1。．儲存器由m〔m＝1，2，4，8?〕個模塊構成，每個模塊有自己的地點和數據寄存器，假定儲存器采納模m編址，儲存器帶寬可增添到本來的m倍。6．按次寫出多重中止的中止效力程序包含保護現場、開中止、設施效力、恢復現場和中止返回幾局部。三、名詞解說(共10分，每題2分)1．微操作命令和微操作2．迅速緩沖儲存器3．基址尋址4．流水線中的多發技術5．指令字長四、計算題〔5分〕3/6設機器數字長為8位〔含1位符號位〕，設A＝649，B＝3213?，計算[A±B]補，并還原成真值。五、簡答題〔共20分〕．異步通訊與同步通訊的主要差別是什么，說明通訊兩方怎樣聯系。〔4分〕2．為何外頭設施要經過接口與CPU相連？接口有哪些功能？〔6分〕六、問答題〔共15分〕1．設CPU中各零件及其互相連結關系如以下列圖所示。圖中W是寫控制標記，R是讀控制標記，R1和R2是暫存器。〔8分〕〔1〕假定要求在取指周期由ALU達成(PC)+1→PC的操作〔即ALU能夠對它的一個源操作數達成加1的運算〕。要求以最少的節拍寫出取指周期所有微操作命令及節拍安排。2〕寫出指令ADD#α〔#為立刻尋址特點，隱含的操作數在ACC中〕在履行階段所需的微操作命令及節拍安排。2．DMA接口主要由哪些零件構成？在數據互換過程中它應達成哪些功能？畫出DMA工作過程的流程圖〔不包含預辦理和后辦理〕七、設計題〔10分〕設CPU共有16根地點線，8根數據線，并用MREQ作訪存控制信號〔低電平有效〕，用WR作讀寫控制信號〔高電平為讀，低電平為寫〕。現有以下芯片及各樣門電路〔門電路自定〕，以下列圖。畫出CPU與儲存器的連結圖，要求：〔1〕儲存芯片地點空間分派為：最大4K地點空間為系統程序區，相鄰的4K地點空間為系統程序工作區，最小16K地點空間為用戶程序區；〔2〕指出采納的儲存芯片種類及數目；〔3〕詳盡畫出片選邏輯。〔1〕主存地點空間分派：6000H～67FFH為系統程序區；6800H～6BFFH為用戶程序區。〔2〕合理采納上述儲存芯片，說明各選幾片？〔3〕詳盡畫出儲存芯片的片選邏輯圖答案：一、選擇題〔共20分，每題1分〕．C2．C3．B4．B5．A6．B7．C8．C9．C10．A11．D12．B13．B14．D15．B16．A17．D18．C19．B20．C二、填空〔共20分，每空1分〕4/6．A．A．2127(1-2－23)B．2－129C．2－128(-2－1-2－23)D．-21272．A．次序B．程序計數器C．跳躍D．指令自己3．A．90nsB．280ns4．A．A．增添B．加15．A．地點B．數據C．模mD．m．A．保護現場B．開中止C．設施效力D．恢復現場三、名詞解說(共10分，每題2分)1．微操作命令和微操作答：微操作命令是控制達成微操作的命令；微操作是由微操作命令控制實現的最根本操作。2．迅速緩沖儲存器答：迅速緩沖儲存器是為了提升訪存速度，在CPU和主存之間增設的高速儲存器，它對用戶是透明的。只需將CPU近來期需用的信息從主存調入緩存，這樣CPU每次只須接見迅速緩存便可抵達接見主存的目的，進而提升了訪存速度。3．基址尋址答：基址尋址有效地點等于形式地點加上基址寄存器的內容。4．流水線中的多發技術答：為了提升流水線的性能，想法在一個時鐘周期〔機器主頻的倒數〕內產生更多條指令的結果，這就是流水線中的多發技術。5．指令字長答：指令字長是指機器指令中二進制代碼的總位數。四、〔共5分〕計算題答：[A+B]補＝1.1011110，A+B＝〔-17/64〕[A-B]補＝1.1000110，A-B＝35/64〕五、簡答題〔共20分〕1．〔4分〕答：同步通訊和異步通訊的主要差別是前者有公共時鐘，總線上的所有設施按一致的時序，一致的傳輸周期進行信息傳輸，通訊兩方按商定好的時序聯系。后者沒有公共時鐘，沒有固定的傳輸周期，采納應答方式通訊，詳細的聯系方式有不互鎖、半互鎖和全互鎖三種。不互鎖方式通訊兩方沒有