計算機組成原理試題及答案計算機組成原理試題及答案計算機組成原理試題及答案選擇題（每題3分，共36分）1、下列數中最小的數是（）。B A（1010010）2B（00101000）BCDC（512）8D（235）162、某機字長16位，采用定點整數表示，符號位為1位，尾數為15位，則可表示的最大正整數為（），最小負整數為（）。A A+（215-1），-(215-1)B+(215-1),-（216-1）C+（214-1），-(215-1)D+(215-1),-(1-215)3、運算器雖由許多部件組成，但核心部分是（）B A數據總線B算術邏輯運算單元C多路開關D累加寄存器4、在定點運算器中，無論采用雙符號位還是采用單符號位，都必須要有溢出判斷電路，它一般用（）來實現C A與非門B或非門C異或門D與或非門5、立即尋址是指（）B A指令中直接給出操作數地址B指令中直接給出操作數 C指令中間接給出操作數D指令中間接給出操作數地址6、輸入輸出指令的功能是（）C A進行算術運算和邏輯運算 B進行主存與CPU之間的數據傳送 C進行CPU與I/O設備之間的數據傳送 D改變程序執行的順序7、微程序控制器中，機器指令與微指令的關系是（）D A一段機器指令組成的程序可由一條微指令來執行 B一條微指令由若干條機器指令組成 C每一條機器指令由一條微指令來執行 D每一條機器指令由一段用微指令編成的微程序來解釋執行8、相對指令流水線方案和多指令周期方案，單指令周期方案的資源利用率和性價比（）A A最低B居中C最高D都差不多9、某一RAM芯片，其容量為1024×8位，除電源端和接地端外，連同片選和讀/寫信號該芯片引出腿的最小數目為（）B A23B20C17D1910、在主存和CPU之間增加Cache的目的是（）。C A擴大主存的容量B增加CPU中通用寄存器的數量 C解決CPU和主存之間的速度匹配D代替CPU中寄存器工作11、計算機系統的輸入輸出接口是（）之間的交接界面。B ACPU與存儲器B主機與外圍設備C存儲器與外圍設備DCPU與系統總線12、在采用DMA方式的I/O系統中，其基本思想是在（）之間建立直接的數據通路。B ACPU與存儲器B主機與外圍設備C外設與外設DCPU與主存二、判斷題（每題3分，共15分）1、兩個補碼相加，只有在最高位都是1時有可能產生溢出。（×）2、相對尋址方式中，操作數的有效地址等于程序計數器內容與偏移量之和（√）3、指令是程序設計人員與計算機系統溝通的媒介，微指令是計算機指令和硬件電路建立聯系的媒介。（√）4、半導體ROM是非易失性的，斷電后仍然能保持記憶。（√）5、在統一編址方式下，CPU訪問I/O端口時必須使用專用的I/O命令。（√）三、簡答題（共29分）1、簡述浮點運算器的作用，它由哪幾部分組成？（7分） 2、計算機指令中要用到的操作數一般可以來自哪些部件？（7分） CPU內部的通用寄存器 外圍設備中的一個寄存器 內存儲器的一個存儲單元3、Cache有哪三種基本映像方式？直接映像方式的主要優缺點是什么？（7分） 4、簡述總線的串行傳送、并行傳送、復用傳送和數據包傳送四種基本信息傳輸方式的特點。（8分）四、計算題（每題10分，共20分）1、寫出X=10111101，Y=-00101011的原碼和補碼表示，并用補碼計算兩個數的和2、將十進制數-0.288轉換成二進制數，再寫出它的原碼、反碼、補碼表示（符號位和數值位共8位）計算機組成原理試題及答案5一、選擇題（共20分，每題1分）

1．指令系統中采用不同尋址方式的目的主要是______。

A．可降低指令譯碼難度；B．縮短指令字長，擴大尋址空間，提高編程靈活性；C．實現程序控制；D．尋找操作數。

2．計算機使用總線結構的主要優點是便于實現積木化，缺點是______。

A．地址信息、數據信息和控制信息不能同時出現；B．地址信息與數據信息不能同時出現；

C．兩種信息源的代碼在總線中不能同時傳送；D．地址信息與數據信息能同時出現。

3．一個16K×32位的存儲器，其地址線和數據線的總和是______。

A．48；B．46；C．36；D．38。

4．下列敘述中______是正確的。

A．主存可由RAM和ROM組成；B．主存只能由ROM組成；

C．主存只能由RAM組成；D．主存只能由SRAM組成。

5．在三種集中式總線控制中，______方式響應時間最快。

A．鏈式查詢；B．計數器定時查詢；C．獨立請求；D．以上都不是。

6．可編程的只讀存儲器______。

A．不一定是可改寫的；B．一定是可改寫的；

C．一定是不可改寫的；D．以上都不對。

7．下述______種情況會提出中斷請求。

A．產生存儲周期“竊取”；B．在鍵盤輸入過程中，每按一次鍵；

C．兩數相加結果為零；D．結果溢出。

8．下列敘述中______是錯誤的。

A．采用微程序控制器的處理器稱為微處理器；

B．在微指令編碼中，編碼效率最低的是直接編碼方式；

C．在各種微地址形成方式中，增量計數器法需要的順序控制字段較短；

D．以上都是錯的。

9．直接尋址的無條件轉移指令功能是將指令中的地址碼送入______。

A．PC；B．地址寄存器；C．累加器D．ACC。

10．響應中斷請求的條件是______。

A．外設提出中斷；B．外設工作完成和系統允許時；

C．外設工作完成和中斷標記觸發器為“1”時。D．CPU提出中斷。

11．變址尋址和基址尋址的有效地址形成方式類似，但是______。

A．變址寄存器的內容在程序執行過程中是不可變的；

B．在程序執行過程中，變址寄存器和基址寄存器和內容都可變的；

C．在程序執行過程中，基址寄存器的內容不可變，變址寄存器中的內容可變；

D．變址寄存器的內容在程序執行過程中是可變的。

12．在原碼加減交替除法中，符號位單獨處理，參加操作的數是______。

A．原碼；B．絕對值；

C．絕對值的補碼；D．補碼。

13．DMA方式______。

A．既然能用于高速外圍設備的信息傳送，也就能代替中斷方式；B．不能取代中斷方式；

C．也能向CPU請求中斷處理數據傳送；D．能取代中斷方式。

14．設機器字長為32位，存儲容量為16MB，若按雙字編址，其尋址范圍是。

A．8MB；B．2M；C．4M；D．16M。

15．設變址寄存器為X，形式地址為D，某機具有先間址后變址的尋址方式，則這種尋址方式的有效地址為______。

A．EA=(X)+D；B．EA=(X)+(D)；C．EA=((X)+D)；D．EA=X+D。

16．程序計數器PC屬于______。

A．運算器；B．控制器；C．存儲器；D．I/O設備。

17．計算機執行乘法指令時，由于其操作較復雜，需要更多的時間，通常采用______控制方式。

A．延長機器周期內節拍數的；B．異步；C．中央與局部控制相結合的；D．同步。

18．目前在小型和微型計算機里最普遍采用的字母與字符編碼是______。

A．BCD碼；B．十六進制代碼；C．ASCII碼；D．海明碼。

19．設寄存器內容為10000000，若它等于-0，則為______。

A．原碼；B．補碼；C．反碼；D．移碼。

20．在下述有關不恢復余數法何時需恢復余數的說法中，______是正確的。

A．最后一次余數為正時，要恢復一次余數；B．最后一次余數為負時，要恢復一次余數；

C．最后一次余數為0時，要恢復一次余數；D．任何時候都不恢復余數。

二、填空題（共20分，每空1分）

1．I/O與主機交換信息的方式中,A

和B都需通過程序實現數據傳送，其中C

體現CPU與設備是串行工作的。

2．設n=8（不包括符號位），機器完成一次加和移位各需100ns，則原碼一位乘最多需

Ans,補碼Booth算法最多需

B

ns。

3．對于一條隱含尋址的算術運算指令，其指令字中不明確給出

A

，其中一個操作數通常隱含在

B中。

4．設浮點數階碼為4位（含1位階符），用移碼表示，尾數為16位（含1位數符），用補碼規格化表示，則對應其最大正數的機器數形式為

A，真值為

B

（十進制表示）；對應其絕對值最小負數的機器數形式為

C，真值為D

（十進制表示）。

5．在總線的異步通信方式中，通信的雙方可以通過A、B和

C

三種類型聯絡。

6．磁表面存儲器的記錄方式總的可分為

A

和B

兩大類，前者的特點是C，后者的特點是

D。

7．在微程序控制器中，一條機器指令對應一個A，若某機有38條機器指令，通常可對應

B

。

四、計算題（6分）

設機器A的主頻為8MHz，機器周期含4個時鐘周期，且該機的平均指令執行速度是0.4MIPS，試求該機的平均指令周期和機器周期。每個指令周期包含幾個機器周期？如果機器B的主頻為12MHz，且機器周期也含4個時鐘周期，試問B機的平均指令執行速度為多少MIPS？

五、簡答題（共20分）

1．說明微程序控制器中微指令的地址有幾種形成方式。（6分）

2．什么是計算機的主頻，主頻和機器周期有什么關系？（4分）（CU

4）4．某機主存容量為4M×16位，且存儲字長等于指令字長，若該機的指令系統具備65種操作。操作碼位數固定，且具有直接、間接、立即、相對、變址五種尋址方式。（5分）

（1）畫出一地址指令格式并指出各字段的作用（2）該指令直接尋址的最大范圍（十進制表示）；

（3）一次間址的尋址范圍（十進制表示）；（4）相對尋址的位移量（十進制表示）。

六、問答題（共15分）

1．按序寫出完成一條加法指令SUBα(α為主存地址)兩種控制器所發出的微操作命令及節拍安排。（8分）

2．假設磁盤采用DMA方式與主機交換信息，其傳輸速率為2MB/s，而且DMA的預處理需1000個時鐘周期，DMA完成傳送后處理中斷需500個時鐘周期。如果平均傳輸的數據長度為4KB，試問在硬盤工作時，50MHz的處理器需用多少時間比率進行DMA輔助操作（預處理和后處理）。

七、設計題（10分）

設CPU共有16根地址線，8根數據線，并用作訪存控制信號（低電平有效），用作讀寫控制信號（高電平為讀，低電平為寫）。現有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU與存儲器的連接圖，要求：

（1）存儲芯片地址空間分配為：0～8191為系統程序區；8192～32767為用戶程序區。

（2）指出選用的存儲芯片類型及數量；（3）詳細畫出片選邏輯。計算機組成原理試題5答案一、選擇題（共20分，每題1分）

1．C

2．C

3．C

4.A

5．C

6．A

7．B8．A9．A10．B11．C12．C13．B14．B

15．B16．B17．C18．C19．A20．B

二、填空題（共20分，每空1分）

1．A．程序查詢方式

B．中斷方式

C．程序查詢方式2．A．1600

B．1700

3．A．操作數的地址

B．累加器4．A．1,111;0.11……1（15個1）B．27ⅹ(1-2-15)

C．0,000;1.01……1（14個1）D．-2-8ⅹ(2-1+2-15)

5．A．不互鎖

B．半互鎖

C．全互鎖6．A．歸零制B．不歸零制

C．不論記錄的代碼是0或1，在記錄下一個信息之前，記錄電流要恢復到零電流

D．磁頭線圈中始終有電流7．A．微程序B．41個微程序。

2．答：總線判優就是當總線上各個主設備同時要求占用總線時，通過總線控制器，按一定的優先等級順序確定某個主設備可以占用總線。

3．答：所謂并行包含同時性和并發性兩個方面。前者是指兩個或多個事件在同一時刻發生，后者是指兩個或多個事件在同一時間段發生。也就是說，在同一時刻或同一時間段內完成兩種或兩種以上性質相同或不同的功能，只要在時間上互相重疊，就存在并行性。

4．答：進位鏈是傳遞進位的邏輯電路。

5．答：間址需通過訪存（若是多次間址還需多次訪存）得到有效地址。

四、計算題（共5分）

答：根據機器A的主頻為8MHz，得時鐘周期為=0.125μs

（1）機器周期=0.125×4=0.5μs（2）平均指令執行時間是=2.5μs

（3）每個指令周期含=5個機器周期

（4在機器周期所含時鐘周期數相同的前提下，兩機平均指令執行速度與它們的主頻有關，即

=則B機的平均指令執行速度==0.6MIPS

五、簡答題（共20分）

1．（6分）答：（1）直接由微指令的下地址字段指出。（2）根據機器指令的操作碼形成。

（3）增量計數器法。（4）根據各種標志決定微指令分支轉移的地址。

（5）通過測試網絡形成。

（6）由硬件產生微程序入口地址。

2.答：一臺機器時鐘信號的頻率即為主頻，主頻的倒數稱作時鐘周期，機器周期內包含若干個時鐘周期。

4．（5分）答：（1）一地址指令格式為（1分）OPMA

OP操作碼字段，共7位，可反映65種操作；M尋址方式特征字段，共3位，可反映5種尋址方式；A形式地址字段，共16–7–3=6位

（1分）

（2）直接尋址的最大范圍為26=64

（1分）（3）由于存儲字長為16位，故一次間址的尋址范圍為216=65536（1分）（4）相對尋址的位移量為–32~+31

（1分）

六、問答題（共15分）

1．（8分）組合邏輯控制器完成SUB

α指令的微操作命令及節拍安排為：

取指周期（2分）T0

PC→MAR，1→RT1

M(MAR)→MDR，(PC)+1→PC

T2

MDR→IR，OP(IR)→ID

執行周期（2分）T0

Ad(IR)→MAR，1→R（即α→MAR）

T1

M(MAR)→MDRT2

(ACC)–(MDR)→ACC

微程序控制器完成ADD

α指令的微操作命令及節拍安排為：

取指周期（2分）T0

PC→MAR，1→RT1

Ad(CMDR)→CMAR

T2

M(MAR)→MDR，(PC)+1→PCT3

Ad(CMDR)→CMART4

MDR→IR

T5

OP(IR)→微地址形成部件→CMAR

執行周期（2分）T0

Ad(IR)→MAR，1→R（即α→MAR）T1

Ad(CMDR)→CMAR

T2

M(MAR)→MDRT3

Ad(CMDR)→CMART4

(ACC)+(MDR)→ACC

T5

Ad(CMDR)→CMAR

2．（7分）DMA傳送過程包括預處理、數據傳送和后處理三個階段。傳送4KB的數據長度需

4KB/2MB/s=0.002秒

（2分）

如果磁盤不斷進行傳輸，每秒所需DMA輔助操作的時鐘周期數為(1000+500)/0.002=750000

故DMA輔助操作占用CPU的時間比率為[750000/(50×106)]×100%=1.5%（3分）

七、設計題（10分）

（1）二進制地址碼（2分）

A15

…

A11

…

A7

…

…

A0

0～8191

8K×8位ROM

1片8192～32767

8K×8位RAM

3片

（2）0～8191為系統程序區，選用1片8K×8位ROM芯片；（1分）

8192～32767為用戶程序區，選用3片8K×8位RAM芯片。（1分）組成原理復習題型一、單項選擇題（在每小題的四個備選答案中，選出一個正確的答案，并將其號碼填在括號內。每小題2分，共30分)1．當采用雙符號位時，發生溢出的特征是：雙符號位為(C)A)00C）10B)11D）都不是2．在下述存儲器中，允許隨機訪問的存儲器是(D)。A)磁帶C）磁盤A)磁鼓D）半導體存儲器3．若二進制數為1010011.01，則相應的十進制數為(D)。A)191.5C）93.675B)733.25D）都不是4．原碼加法運算是指(A).A)取操作數絕對值直接相加，符號位單獨處理B)操作數用補碼表示，連同符號位一起相加C)操作數用補碼表示，根據符號位決定實際操作D)將操作數轉化為原碼后再相加5．零地址指令采用(B)。A)立即尋址C）間接尋址B)堆棧尋址D）變址尋址6．目前軟盤中常用的磁記錄方式是（A）。B)M2F制C）不歸零一1制C)調相制D）調頻制7．在（D）條件下，規格化浮點數尾數的最高數位為1A)所有浮點數C）浮點數為正B)浮點數為負D）階碼以2為底的正數8.堆棧指針SP的內容是(D).C)棧底單元內容C）棧底單元地址D)棧頂單元內容D）棧頂單元地址二、判斷改錯題（先判斷其描述有無錯誤。若有錯誤，將錯誤描述部分予以改正。每小題3分，共15分）1．集中刷新方式在刷新時間內并不影響CPU的讀寫操作。?2009-1-706:40?回復125.65.178.*2樓錯誤，異部刷新方式刷新時間內并不影響CPU的讀寫操作。2．EPROM中的內容一旦寫入，就不能再修改。錯誤，EPROM中的內容一旦寫入，能再修改。三、名詞解釋（每小題4分，共20分）1．總線：是一組可為多個功能部件共享都公共信息傳送路線2．隨機存儲器：存儲器任何單元的內容可按其地址隨機的讀取或寫入，而且存取時間與單元都物理位置無關。四、某信息為“0110010”，請編制其海明校驗碼，并給出步驟。（8分）解：1234567891011P1P20P3110P4010四組P4=010=1三組P3=110=0二組P2=01010=0一組P1=01000=1則10001101010五、Intel8086指令：MOVAL，[BX+6]，設BX的內容為2F0AH。其中：BX為基址尋址方式，指令執行的功能為：AL←（BX+4）請給出操作數尋址圖，并且給出指令執行過程解釋。（6分）解：Disp=6,Rb=BX六、某微機系統有16根地址線，8根數據線，地址空間安排為：8K系統程序存儲區，用ROM芯片，安排在地址最低區；接著24K作為用戶程序區，采用RAM芯片；其后的16K空間為設備區。給定芯片如下：ROM和RAM芯片為16K×8，有R/W#控制線，CS＃片選信號線，M/IO#選擇線，（其中＃表示低電平有效）。請給出各存儲區的地址空間，并畫出連線圖。（11分）解：第一片：0000H到1FFFH第二片：2000H到7FFFH第三片：8000H到BFFFH七、分析單總線結構的CPU中，指令ADD(R0)+，(R1)的指令流程。數據通路結構如下圖所示。指令功能為：((R0))＋((R1))→R1（10分）?解：解：指令功能：?((R1))＋(R0)→R0?指令流程如下：?(1)(PC)→MAR，Read，(PC)＋1→Z；送指令地址，讀主存?(2)(Z)→PC；PC＋1→PC?(3)M→MDR→IR；取指令到IR?(4)(R1)→MAR，Read；送源操作數地址?(5)M→MDR→Y；取出源操作數到Y中?(6)(Y)＋(R0)→Z；執行加法運算，結果暫存Z?(7)(Z)→R0；加法結果送回目標寄存器得分評卷人

一、

選擇題（每小題2分，共20分）1．

算術/邏輯運算單元74181ALU可完成______。A．16種算術運算功能B．16種邏輯運算功能C．16種算術運算功能和16種邏輯運算功能D．4位乘法運算和除法運算功能2．

假定下列字符碼中有奇偶校驗位，但沒有數據錯誤，采用偶校驗的字符碼是______。A．11001011

B．11010110C．11000001

D．11011003．

四片74181ALU和一片74182CLA器件相配合，具有如下進位傳送功能______。A．行波進位B．組內先行進位，組間先行進位C．組內先行進位，組間行波進位D．組內行波進位，組間先行進位4．

用于對某個寄存器中操作數的尋址方式稱為______尋址。A．直接

B．間接

C．寄存器直接

D．寄存器間接5．

就微命令的編碼方式而言，若微命令的個數已經確定，則______。A．

編碼表示法與直接表示法的微指令字長大小關系不確定。B．

編碼表示法與直接表示法的微指令字長相等C．

直接表示法比編碼表示法的微指令字長短。D．編碼表示法比直接表示法的微指令字長短。6．

相聯存貯器是按______進行尋址的存貯器。A．地址指定方式

B．堆棧存取方式C．內容指定方式

D．地址指定與堆棧7．

操作控制器的功能是______。A．產生時序信號B．從主存取出一條指令C．完成指令操作的譯碼D．從主存取出指令，完成指令操作碼譯碼，并產生有關的操作控制信號，以解釋執行該指令8．

采用串行接口進行七位ASCⅡ碼傳送，帶有１位奇偶校驗位、1位起始位和1位停止位，當波特率為9600波特時，字符傳送速率為______。A．960

B．873

C．1371

D．4809．

發生中斷請求的條件是______。A．一條指令執行結束

B．一次I/O操作結束C．機器內部發生故障

D．一次DMA操作結束10．

CRT的分辨率為1024*1024像素，像素的顏色數為64K，則刷新存儲器的容量為______。A．512KB

B．1MB

C．256KB

D．2MB得分評卷人

二、

填空題（每空1分，共24分）1.

對存儲器的要求是，，。為了解決這方面的矛盾，計算機采用多級存儲體系結構。2.

主存與cache的地址映射有、、三種方式。其中最后一種方式適度地兼顧了前二者的優點，又盡量避免其缺點，從靈活性、命中率、硬件投資來說較為理想。3.

CPU中至少有如下六類寄存器：寄存器，計數器，寄存器，緩沖寄存器，累加寄存器，狀態條件寄存器。4.

CPU周期也稱為；一個CPU周期包含若干個。任何一條指令的指令周期至少需要______個CPU周期。5.

若[X]補=11001100，則數X的十進制數真值是。6.

一位全加器本位和Si的邏輯表達式是,進位位Ci+1的邏輯表達式是。7.

微程序控制器主要由、和三大部分組成。8.

中斷處理過程可以進行。優先級的設備可以中斷優先級比它的設備的中斷服務程序。9.

動態存儲器的刷新方式有以下三種，和。

三．

簡答題(共23分)1．

（12分）馮·諾依曼型計算機的主要設計思想是什么？它的硬件系統包含哪些主要組成部分？各部分功能是什么？2．

(5分)寫出主機和外設的五種信息交換方式。

3．(6分)總線集中式仲裁有哪幾種方式?并說明各自的優缺點.

四．

應用題(共33分)1.

（9分）已知X=+0.10111，Y=+0.11011，求[X]補，[－X]補，[Y]補，[－Y]補，然后用變形補碼計算[X+Y]補，[X－Y]補,并討論結果是否溢出。假設機器字長為8位。

2.

（12分）下面是程序中斷方式基本接口示意圖，簡要說明IM，IR，EI，RD，BS五個觸發器及INTA信號的名稱及作用。3.

（12分）用16K*4位的RAM芯片構成64K*8位的存儲系統，問：（1）

計算一共需要多少個RAM芯片？分幾組？（4分）（2）

整個存儲系統需要多少根數據線？（1分）（3）

計算整個存儲系統需要多少根地址線？其中要多少根作片選譯碼信號？（4分）（4）

畫出該存儲系統的組成框圖。（3分）

一．

選擇題（每小題2分，共20分）1～５：CDBCD

6～10：CDAAD二．

填空題（每空1分，共24分）1．容量大，速度快，成本低2．全相聯映射，直接映射，組相聯映射（第三個必須是“組相聯映射”，其它２個位置可以互換）3．指令，程序，地址（第二個必須是“程序”，其它２個位置可以互換）4．機器周期，時鐘周期（或節拍脈沖或T周期），２（順序不可換）5．－526．Si=Ai⊕Bi⊕Ci，Ci+1=Ci（Ai⊕Bi）+AiBi（順序不可換）7．控制存儲器（或微控存或微程序控制存儲器），微指令寄存器，地址轉移邏輯8．嵌套，高，低（順序不可換）9．集中式刷新，分散式刷新，異步刷新三．

簡答題（共２３分）１、本小題一共1２分。主要思想占２分，５大部件名稱各占１分，各部件功能各占１分答：馮·諾依曼型計算機的主要設計思想是存儲程序并按順序執行。各部分及其功能如下：存儲器：存放程序和數據。運算器：進行算術邏輯運算。控制器：發出各種命令，使計算機自動、協調地工作。輸入設備：將人們熟悉的信息形式轉換成計算機能接收并識別的信息形式。輸出設備：將計算機處理的結果變換成人或其它機器設備能接收和識別的信息形式。２、５種方式名稱各占１分，共５分。程序查詢方式，程序中斷方式，直接內存訪問（DMA）方式，通道方式，外圍處理機方式３、本題共６分。其中３種方式名稱各占１分共３分，其特點