TMS320C55x

DSP應用系統設計趙洪亮、卜凡亮、張仁彥、黃鶴松編著

章節安排第1章緒論第2章TMS320C55x的硬件結構第3章TMS32055X的指令系統第4章TMS320C55x匯編語言編程第5章集成開發環境(CCS)第6章C語言程序設計第7章應用程序設計第8章C55x的片上外設第9章C55x應用系統的硬件設計第1章緒論本章內容提要：主要對數字信號處理器（DSP）進行簡要介紹。DSP的基本概念DSP芯片的發展、特點、分類DSP產品概況數字信號處理的特點靈活精確重復性好一個典型的數字信號處理算法—FIR濾波器

乘與累加（MAC）是數字信號處理中的典型計算數字信號處理系統中微處理器的選擇通用微型計算機（PC機）普通單片機（如MCS-51、96系列等）用專用集成電路（ASIC）DSP處理器

優點：編程容易，便于實現缺點：速度慢、成本高、體積大，難以進行實時信號處理和嵌入式應用優點：成本低廉缺點：性能差、速度慢優點：速度高、大規模生產成本低；缺點：開發成本高、通用性差。針對數字信號處理的要求而設計，是數字信號處理系統設計中采用的主流芯片。優點：靈活、高速、便于嵌入式應用DSP的含義數字信號處理(DigitalSignalProcessing)

數字信號處理的理論和算法數字信號處理器(DigitalSignalProcessor)

實現數字信號處理算法的微處理器芯片1.2.1DSP芯片的發展歷史、現狀和趨勢發展歷史誕生于20世紀70年代末第一階段，DSP的雛形階段（1980年前后）

1978年，AMI公司生產出第一片DSP芯片S28111979年，美國Intel公司推出商用可編程器件DSP芯片Intel29201980年，日本NEC公司推出μPD7720，第一片具有乘法器的商用DSP芯片1982年，TI公司成功推出其第一代DSP芯片TMS32010及其系列產品TMS32011、TMS320C10/C14/C15/C16/C17日本Hitachi公司第一個采用CMOS工藝生產浮點DSP芯片1983年，日本Fujitsu公司推出的MB8764，指令周期為120ns，具有雙內部總線，使數據吞吐量發生了一個大的飛躍1984年，AT&T公司推出DSP32，是較早的具備較高性能的浮點DSP芯片第二階段，DSP的成熟階段（1990年前后）

硬件結構：更適合數字信號處理的要求，能進行硬件乘法和單指令濾波處理，其單指令周期為ns。如：TI公司的TMS320C20和TMS320C30，CMOS制造工藝，存儲容量和運算速度成倍提高，為語音處理、圖像處理技術的發展奠定了基礎。主要器件有：TI公司的TMS320C20、30、40、50系列，Motorola公司的DSP5600、9600系列，AT&T公司的DSP32等。

DSP芯片的

發展現狀制造工藝存儲器容量內部結構運算速度高度集成化運算精度和動態范圍開發工具具有較完善的軟件和硬件開發工具，如：軟件仿真器Simulator、在線仿真器Emulator、C編譯器和集成開發環境CCS等，給開發應用帶來很大方便。CCS是TI公司針對本公司的DSP產品開發的集成開發環境。它集成了代碼的編輯、編譯、鏈接和調試等諸多功能，而且支持C/C++和匯編的混合編程。開放式的結構允許外擴用戶自身的模塊。

普遍采用0.25μm或0.18μm亞微米的CMOS工藝。引腳從原來的40個增加到200個以上，需要設計的外圍電路越來越少，成本、體積和功耗不斷下降。芯片的片內程序和數據存儲器可達到幾十K字，而片外程序存儲器和數據存儲器可達到16M×48位和4G×40位以上。芯片內部均采用多總線、多處理單元和多級流水線結構，加上完善的接口功能，使DSP的系統功能、數據處理能力和與外部設備的通信功能都有了很大的提高。

指令周期從400ns縮短到10ns以下，其相應的速度從2.5MIPS提高到2000MIPS以上。如TMS320C6201執行一次1024點復數FFT運算的時間只有66uS。

集濾波、A/D、D/A、ROM、RAM和DSP內核于一體的模擬混合式DSP芯片已有較大的發展和應用。

DSP的字長從8位已增加到64位，累加器的長度也增加到40位，從而提高了運算精度。同時，采用超長字指令字（VLIW）結構和高性能的浮點運算，擴大了數據處理的動態范圍。

DSP技術的發展趨勢

DSP的內核結構將進一步改善DSP和微控制器的融合DSP和高檔CPU的融合DSP和FPGA的融合實時操作系統RTOS與DSP的結合DSP的并行處理結構功耗越來越低1.2.2DSP

芯片的特點

采用哈佛結構采用多總線結構采用流水線結構配有專用的硬件乘法-累加器具有特殊的尋址方式和指令支持并行指令操作硬件配置強，具有較強的接口功能支持多處理器結構程序存儲器和數據存儲器分開，有各自獨立的程序總線和數據總線，可獨立編址和獨立訪問。可同時進行取指令和多個數據存取操作，使CPU在一個機器周期內可多次對程序空間和數據空間進行訪問，大大地提高了DSP的運行速度。在單指令周期內完成數字信號處理中用得最多的乘法-累加運算時鐘取指令指令譯碼取操作數執行指令T1T2T3T4NN-1N-2N-3N+1NN-1N-2N+2N+1NN-1N+3N+2N+1N四級流水線操作1.2.4DSP芯片的應用領域信號處理通信語音軍事圖形與圖像儀器儀表自動控制醫療家用電器汽車1.2.5選擇DSP芯片考慮的因素

運算速度MAC、FFT、MIPS、MOPS、MFLOPS、BOPS價格硬件資源片內RAM、ROM數量，可擴展程序和數據空間，接口等運算精度（字長）定點：一般16位，少數24位浮點：一般32位，累加器為40位開發工具功耗其他因素1.3DSP芯片產品簡介TI公司的DSP芯片概況其它公司的DSP芯片概況TMS320C5000概況1.3.2其它公司的DSP芯片概況

AD公司的DSP芯片

AT&T公司的DSP芯片

Motorola公司的DSP芯片

1.3.3TMS320C5000概況為16位定點整數

DSP處理器迄今已有三代產品，即：TMS320C5x、TMS320C54x和TMS320C55x同代產品具有相似的CPU結構和不同的片上存儲器和外圍電路存儲器、外圍電路與CPU集成在一個芯片上，構成了一個單片計算機系統，降低整個系統的成本、體積，提高可靠性TMS320

C54x概況采用改進的Harvard結構

CPU結構

192K字的存儲空間片上外圍電路

典型指令周期1組程序讀總線1組程序地址總線2組數據讀總線1組數據寫總線3組數據地址總線1個40位的算術邏輯單元（ALU）一個40位的筒形移位寄存器（barrelshifter）2個獨立的40位累加器1個乘加器（MAC）單元1個用于Viterbi計算的比較、選擇、存儲（CSSU）單元1個指數編碼器2個地址發生器單元64K字的程序存儲空間，某些芯片有擴展的程序存儲空間64K字的數據存儲空間64K字的I/O接口空間軟件可編程等待狀態發生器可編程分區轉換邏輯電路帶有內部振蕩器或外部時鐘源的片內鎖相環（PLL）發生器全雙工操作的串行口帶4位預定標器的16位可編程定時器主機并行接口（HPI）外部總線控制等25ns、12.5ns、10ns，對應的速度分別達到40MIPS、80MIPS、100MIPS表1-1C55x與C54x的比較C54xC