課程安排:

講課:18學時實驗:12學時DSP原理及應用

第一章高速數字信號處理器（DSP）概述

Microprocessor(μP):一個多IC處理系統的核心器件2種基本的結構:?VonNeumann“-馮.諾依曼?Harvard“–哈弗?VonNeumann“:數據、代碼共享內存空間數據、代碼共享內存總線Example:Intel‘sx86PentiumProcessorfamily?Harvard“:數據、代碼獨立存儲空間數據、代碼獨立存儲總線第一部分TMS320系列芯片和系統

SOC-微控制器(μC)

用來實現實時控制的核以及輸入輸出接口都集成在片上確保在嵌入式應用中的高的性價比幾乎能滿足各類電子產品對運算能力和外設的要求2種μP–結構(VonNeumann和Harvard)廣泛應用于MicrocontrollersDSP-數字信號處理器

類似于微處理器(μp..),一個計算系統的核額外的用來加速復雜運算的外設:硬件乘法器(MPY)算術運算單元(ALU)多總線訪問機制實現2n

次乘法/加法運算的硬件移位寄存器數字信號控制器(DSC)μC:帶有一個微處理器（μP）作為運算單元的單芯片微型計算機DSC:帶有一個數字信號處理器（DSP）作為運算單元的單芯片微型計算機結合DSP優越的運算能力以及獨立數據、程序存儲結構和外設，得到最高效的海量運算嵌入式實時控制解決方案DSC–Example:TiC2000系列DSP2.DSP的主要特點 優點：大規模集成性 穩定性好，精度高 可編程性 高速性能 可嵌入性 接口和集成方便缺點：成本較高，高頻時鐘的高頻干擾，功率消耗較大等

3.DSP芯片的主要應用硬件實現非實時的數字信號處理高速實時數字信號處理高速實時數字控制DSP芯片的主要應用領域4.DSP芯片介紹

4.1DSP芯片的分類

4.2DSP芯片的性能指標 指令周期：執行一條指令的時間，如TI5402－100為10ns；

MAC時間：即乘加時間，一般為指令周期；

FFT時間：信號處理的重要指標；

MFLOPS：百萬次浮點操作/秒，包括浮點運算和存儲等操作 如TMS320C67xx可達1GFLOPS峰值性能；

MOPS：百萬次操作/秒，用于對DSP的綜合描述，包括地址計算、

DMA訪問、數據傳輸、I/O操作等；

MIPS：百萬條指令/秒；

MBPS：百萬位/秒，用于衡量DSP的數據傳輸能力。 芯片價格（包括配件），硬件資源，開發工具，功耗，封裝形式等因素。4.4DSP發展歷史和主要的供應商 第一片DSP是1978年由AMI公司發布的S2811;

第一片具有乘法器的DSP是NEC公司的PD7720；

最成功的DSP為TI公司的五代產品和三大系列，市場分額達到50％；

AD公司的ADSP2101，ADSP2111,ADSP2171,ADSP21000等系列；Motolora公司的MC56001，MC96002等。 完成乘加操作的時間下降到10ns以下， 乘法部件占模片區從40％下降到5％， 引腳數從64增加到200以上， 重量和體積大大下降， 采用低電壓，功耗大大下降。5.TMS320系列DSP芯片介紹

5.1TMS320系列主要芯片發展

5.2TMS320系列主要芯片一覽表

5.3TMS320系列部分芯片介紹5.3.1TMS320C2xx包括C20x和C24X兩個系列處理能力強，指令周期為25ns片內含有較大的閃存，成本低，體積小功耗低。3.3V工作時，每個MIPS消耗1.1mA資源配置靈活，為數字控制系統進行了優化設計5.3.2TMS320C54x

為無線通訊用的高性能價格比的芯片。運算速度快，達到10ns優化的CPU結構。1個算術邏輯單元、2個累加器、2個加法器、1個乘法器和桶型移位器低功耗，可工作在1.8V智能外設，除標準的串行口和時分復用串行口外，還含有自動緩存串行口（2kbuffer)和外部處理器并行口HPI

5.3.3TMS320C4x

并行浮點處理器。275mops,320Mbyte/s數據吞吐量6個高速通訊接口6個DMA通道分開的數據和地址總線，16G連續的程序和數據存儲空間片內分析模塊支持高效的并行處理調試片內程序高速緩沖存儲器 5.3.4TMS320C62x

TI公司1997年開發的新型定點DSP芯片，用于無線基站，無線PDA，Modem,GPS等。速度快，指令周期為5ns，運算能力為1600MIPS內部結構不同，同時集成有2個乘法器和6個算術運算單元，一個周期內可執行8條32bit指令使用超長指令集，在一個周期內可并行執行幾個指令大容量片內存儲器（片內有512K程序和數據存儲器）和大范圍尋址空間多種外設，4個DMA，2個多通道緩存串口，2個計時器5.3.5TMS320C8x

多處理器DSP芯片，用于多媒體，視頻圖象，保密和雷達等。4個并行DSP芯片，可并行和單獨執行，都由高速Cashe和專用數據RAM；通過傳輸控制器實現400M/s的數據傳輸；含有32位的RISC主控制器，用以實現高效C語言和作為操作系統的平臺存儲器Crossbar結構，將50K的SRAM分成小塊，通過Crossbar開關機構實現并行訪問，速度高達4.5GByte/s視頻控制器，用于任何捕獲和顯示的組合中6DSP硬件設計若干問題6.1復位電路 通過電容緩沖，使得系統復位信號/RS保持至少3個周期； 增加監視自動復位電路（Watchdog)6.2狀態等待電路 可軟件實現狀態等待； 硬件實現時，可以通過查詢方式，將片選信號和READY相連；6.3存儲器接口 需要時加入狀態等待； 利用/PS,/DS等信號實現8位或16位存儲器的片選6.4DMA通信 當HOLD信號為高時，DSP放棄對總線的控制，有外部設備直接對存儲器進行讀寫操作，實現快速內存訪問6.5電源電路 通過專用芯片實現雙電壓供電