基于FPGA的

嵌入式系統設計第1章嵌入式系統概述1.1嵌入式系統的產生和發展1.2嵌入式系統的概念1.1嵌入式系統的產生和發展

嵌入式系統的全面發展是從20世紀90年代開始的，主要受到了分布式控制、數字化通信、信息家電、網絡應用等強烈的應用需求所牽引。現在，人們可以隨處發現嵌入式系統的應用，如手機、MP3播放器、數碼相機、VCD、機頂盒、路由器、交換機等。嵌入式系統在軟、硬件技術方面迅速發展，首先是面向不同應用領域、功能更加強大、集成度更高、種類繁多、價格低廉、低功耗的32位微處理器逐漸占領統治地位，DSP器件向高速、高精度、低功耗發展，而且可以和其他的嵌入式微處理器相集成。

其次，隨著微處理器性能的提高，嵌入式軟件的規模也成指數型增長，所體現出的嵌入式應用具備了更加復雜和高度智能的功能，軟件在系統中體現出來的重要程度越來越大，嵌入式操作系統在嵌入式軟件中的使用越來越多，所占的比例逐漸提高，同時，嵌入式操作系統的功能不斷豐富，在內核基礎上發展成為包括圖形接口、文件、網絡、嵌入式Java、嵌入式CORBA、分布式處理等完備功能的集合；最后，嵌入式開發工具更加豐富，已經覆蓋了嵌入式系統開發過程的各個階段，現在主要向著集成開發環境和友好人機界面等方向發展。

1.2嵌入式系統的概念

1.2.1嵌入式系統的定義

嵌入式計算系統，簡稱為嵌入式系統。那么究竟什么是嵌入式系統呢？在WayneWolf著的一本有關嵌入式系統設計的教科書《嵌入式計算系統設計原理》里這樣定義：“不嚴格地說：它是任意包含一個可編程計算機的設備，但是這個設備不是作為通用計算機而設計的。因此，一臺個人電腦并不能稱之為嵌入式計算系統，盡管個人電腦經常被用于搭建嵌入式計算系統。”

IEEE(國際電氣和電子工程師協會)的定義是：“Deviceusedtocontrol,monitor,orassisttheoperationofequipment,machineryorplants”。微機學會的定義是：“嵌入式系統是以嵌入式應用為目的的計算機系統”，并分為系統級、板級、片級，系統級包括各類工控器、PC104模塊等；板級包括各類帶CPU的主板和OEM產品；片級包括各種以單片機、DSP、微處理器為核心的產品。目前被大多數人接受的一般性定義是：“嵌入式系統是以應用為中心，以計算機技術為基礎，軟、硬件可裁剪，適應應用系統對功能、可靠性、成本、體積和功耗等嚴格要求的專用計算機系統。”

1.2.2幾個相關基本概念（1）嵌入式系統—EmbeddedSystem通俗的說，嵌入式系統就是內嵌到對象體系中的微型專用計算機。它具有比通用計算機更簡潔、更個性化的功能，可運行操作系統，又兼有單片機體積小、低功耗等特點，是當前最熱門的概念和應用最廣泛的技術之一。嵌入式系統包括硬件和軟件兩部分。嵌入式處理器是嵌入式系統的核心，有硬核和軟核之分。

由于嵌入式系統的概念從外延上很難統一，其應用形式多種多樣，因此定義嵌入式系統非常困難。不過，通過對上述定義分析后不難發現，從嵌入式系統概念的內涵上講，它的共性是一種軟、硬件緊密結合的專用計算機系統。通常我們所說的嵌入式系統，硬件以嵌入式微處理器為核心，集成存儲系統和各種專用輸入/輸出設備；軟件包含系統啟動程序、驅動程序、嵌入式操作系統、應用程序等，這些軟件有機結合，構成系統特定的一體化軟件。這種專用計算機系統必然在可靠性、實時性、功耗、可裁減等方面具有一系列特點。如果我們關注一下嵌入式系統的特性，也許能夠對嵌入式系統的概念獲得更深入的理解。

（2）片上系統SOC—SystemOnChip片上系統又稱為集成電路（IntegratedSystem），簡稱IS。有人認為，IS與IC的關系和當時的集成電路與分離元件的關系類似。IS或SOC是一個復雜的系統。它一般將一個完整產品的各功能集成在一個芯片上或芯片組上。（3）可編程片上系統SOPC—SystemOnProgrammableChipSOC是專業集成系統，設計周期長，設計成本高；而SOPC是一種通用器件，是基于FPGA的可重構SOC，其設計周期短，設計成本低。SOPC集成了硬核或軟核CPU、DSP、存儲器、外圍I/O及可編程邏輯，是更加靈活、高效的SOC解決方案。（4）集成電路IP（知識產權）—IntellectualPropertyIP是知識產權的簡稱。集成電路IP的定義是：經過預先設計、預先驗證，符合產業界普遍認同的設計規范和設計標準，具有相對獨立功能的電路模塊或子系統，可以復用于SOC、SOPC或復雜ASIC設計中。這種IP庫與傳統的單元庫不同，它的知識含量更高，規模更大，可重用性好，被公認為是芯片面積小、運行速度快、功耗低、工藝容差大的設計。在工業界，IP又稱為SIP（SiliconIP）或虛擬單元VC（VirtualComponent）。第2章

SOPCBuilder開發工具

2.1簡介2.2SOPCBuilder設計流程2.3SOPCBuilder用戶界面

2.1簡介2.1.1SOPC技術簡介 SOPC(SystemOnaProgrammableChip)是指用可編程邏輯技術把整個系統放到一塊硅片上。它是一種特殊的嵌入式系統。一方面，它是片上系統(SOC)，即由單個芯片完成整個系統的主要邏輯功能；另一方面，它是可編程系統，具有靈活的設計方式，可裁減、擴充、升級，并具備軟硬件在系統可編程的功能。這項技術將EDA、計算機設計、嵌入式系統、工業自動控制系統、DSP及數字通信系統等技術融為一體。

SOC技術已經成為半導體行業的技術主流，在SOPC出現之前，業界廣泛采用ASIC技術實現SOC。ASIC和FPGA不同的技術特征造就了他們應用于不同的市場。ALTERA公司于2000年提出了SOPC概念，在可編程邏輯器件上實現SOC技術，同時推出了相應的開發軟件QuartusⅡ。SOPC結合了SOC和可編程邏輯器件各自的優點，一般具備以下基本特征:（1）至少包含一個嵌入式處理器內核（2）具有小容量片內高速RAM資源（3）豐富的IPCore資源可供選擇（4）足夠的片上可編程邏輯資源（5）處理器調試接口和FPGA編程接口（6）包含部分可編程模擬電路（7）單芯片、低功耗、小封裝

隨著EDA技術的發展和大規模可編程器件性能的不斷提高，SOPC技術已被廣泛應用于許多領域。首先，SOPC在極大提高了許多電子系統性能價格比的同時，還開辟了許多新的應用領域，如高端的數字信號處理、通信系統、軟件無線電系統的設計、微處理器及大型計算機處理器的設計等等；同時，由于SOPC具有基于EDA技術標準的設計語言與系統測試手段、規范的設計流程與多層次的仿真功能以及高效率的軟硬件開發與實現技術，使得SOPC及其實現技術無可爭議地成為現代電子技術最具時代特征的典型代表。與基于ASIC的SOC相比，SOPC具有更多的特點與吸引力：開發軟件成本低，硬件實現風險低，產品上市效率高，系統結構可重構及硬件可升級等，它還具有設計者易學易用、高附加值、產品設計成本低等優勢。

2.1.2SOPCBuilder簡介

SOPCBuilder是Altera公司推出的一種可加快在PLD內實現嵌入式處理器相關設計的工具。它是一個革命性的系統級開發工具，其功能與PC應用程序中的“引導模板”類似，旨在提高設計者的效率。設計者可確定所需要的處理器模塊和參數，并據此創建一個處理器的完整存儲器映射。設計者還可以選擇所需的IP外圍電路，如存儲器控制器、I/O控制器和定時器等模塊。

SOPC

Builder可以快速地開發定制新方案，重建已經存在的方案，并為其添加新的功能，提高系統的性能。通過自動集成系統組件，SOPCBuilder允許用戶將工作的重點集中到系統級的需求上，而不是從事把一系列的組件裝配在一起這種普通的、手工的工作。所有版本的AlteraQuartus?Ⅱ的設計軟件都已經包含了SOPCBuilder。設計者采用SOPCBuilder，能夠在一個工具內定義一個從硬件到軟件的完整系統，而花費的時間僅僅是傳統SOC設計的幾分之一。

SOPC

Builder提供了一個強大的平臺，用于組建一個在模塊級和組件級定義的系統。SOPC

Builder的組件庫包含了從簡單的固定邏輯的功能塊到復雜的、參數化的、可以動態生成的子系統等一系列的組件。這些組件可以是從Altera或其他合作伙伴處購買來的IP核，其中一些IP核是可以免費下載用來做評估的；用戶還可簡單地創建他們自己定制的SOPCBuilder組件。SOPCBuilder內建的IP核庫是OpenCorePlus版的業界領先的Nios/Nios?Ⅱ嵌入式軟核處理器。所有的Quartus?Ⅱ用戶都能夠把一個基于Nios/Nios?Ⅱ處理器的系統經過生成、仿真和編譯進而下載到AlteraFPGA中，進行實時評估和驗證。

SOPCBuilder庫中已有的組件包括：(1)處理器：包括片內處理器和片外處理器的接口。(2)?IP及外設：包括通用的微控制器外設，通信外設，多種接口(存儲器接口、橋接口、ASSP、ASIC)，數字信號處理(DSP)IP和硬件加速外設。2.1.3SOPCBuilder的功能特點1.具有直觀的圖形用戶界面(GUI) 利用圖形用戶界面，用戶可以快速方便地定義和連接復雜的系統。如圖2.1所示，用戶可從左邊的庫中添加所需的部件，然后在右邊的表中配置它們。2.開放性 SOPCBuilder開放了硬件和軟件接口，允許第三方像Altera一樣有效地管理SOPC部件，用戶可以根據需要將自己設計的部件添加到SOPCBuilder的列表中。圖2.1SOPCBuilder的圖形用戶界面3.自動生成和集成軟件與硬件

SOPCBuilder會生成每個硬件部件以及連接部件的片內總線結構，仲裁和中斷邏輯。它也會產生系統可仿真的RTL描述以及為特定硬件配置設計的測試平臺，能夠把硬件系統綜合到單個網表中。

另外，SOPCBuilder還能夠生成C和匯編頭文件，這些頭文件定義了存儲器映射、中斷優先級和每個外設寄存器空間的數據結構。這樣的自動生成過程可以幫助軟件設計者處理硬件潛在的變化性。如果硬件改變了，SOPCBuilder會自動更新這些頭文件。SOPCBuilder也會為系統中現有的每個外設生成定制的C和匯編函數庫。例如，如果系統包括一個UART，SOPCBuilder就會訪問UART的寄存器并定義一個C結構，生成通過UART發送和接收數據的C和匯編例程。2.2SOPCBuilder設計流程

如圖2.2所示，SOPCBuilder的設計流程包括兩個階段：配置(框圖左邊所示)和生成(框圖右邊所示)。它是利用ClassPTF和SystemPTF這兩個文件來配置和生成系統流程的。

SOPCBuilderGUI引導用戶完成兩部分的配置：部件配置和系統配置。部件配置需要匯總參數，ClassPTF文件標準包括了為這一要求定義GUI的格式。當需要時，SOPCBuilder讀取該格式，產生相應的部件向導(ComponentWizard)，收集所需的用戶數據。然后SOPCBuilder把收集的參數值存放在SystemPTF文件中。系統配置是指把用戶提供的有關處理器的配置、外設連接等數據寫入SystemPTF中。 當這兩部分配置都完成后，SOPCBuilder進入到生成階段，生成設計的輸出文件。SOPCBuilder查閱每個ClassPTF文件，允許相關的部件生成程序，它們會正確地輸出特定系統配置的硬件和/或軟件文件。 簡單的部件生成程序可能每次都會輸出相同的文件，更多的可配置部件則會根據用戶輸入生成完全不同的結構。例如，Nios處理器中包括的UART可以配置為軟件控制波特率，以更多門換取更大的靈活性。這種配置選項由用戶在部件配置階段進行設置，根據這個設計，UART生成程序產生所需UART的硬件描述。在生成階段的最后一步，SOPCBuilder創建適合于系統部件的總線結構，把所有的部件連接在一起。圖2.2系統生成流程2.3SOPCBuilder用戶界面 2.3.1系統元件頁 用戶在系統元件頁中定義所需的系統(如圖2.3所示)。在它的模塊池中包括了用戶可獲得的所有元件列表。在模塊表中列出的是用戶已經添加到系統中的模塊。當用戶用SOPCBuilder生成系統時，它就生成了一個系統模塊，這個模塊包含了用戶所定義的所有元件和接口以及自動生成的總線(互聯)邏輯。圖2.3系統元件頁1．模塊池在模塊池中列出了根據總線類型和邏輯類別來分類的所有可用的庫元件。每個元件名前面都有一個帶顏色的圓點，不同的顏色代表不同的含義。(1)綠圓點：用戶可以添加到用戶系統中的元件是完全許可的。(2)黃圓點：元件在系統設計中的應用受到某種形式的限制，主要限制有使用時間有所限制和功能有所減少。(3)白圓點：元件目前還沒有安裝到用戶的系統上，用戶可以從網上下載這些元件。用戶可以使用模塊池選擇器來列出可用的元件，安裝元件，從網上獲取元件以及通過網絡升級元件。如果用戶有Internet鏈接，就可以查看來自Altera和AMPPsm最新的可用元件。要查看新元件，可點擊Check按鈕，最新的可獲得的元件就會顯示在升級頁中；接著點擊元件名和Add就可以將元件下載到本地。用右鍵點擊元件就可以看到一個菜單，它包括了元件的詳細信息，并且可以鏈接到相關的文件并升級元件。如果右鍵點擊的已安裝的元件是可以獲得升級的，在彈出的菜單中就包含一個子菜單(以元件的版本號作標題)，點擊這個菜單就可以對元件進行升級。2．模塊表模塊表中列出的是用戶添加到用戶所設計的系統中的模塊，包括橋、總線接口、CPU、存儲器接口、外圍設備等。此外，用戶可以用模塊表來描述以下一些項目：

連接的主、從性；·

系統地址映射；

系統中斷請求分配；控制共享從元件的優先權。3．添加元件到模塊表在模塊池中點擊要添加的元件名，然后點擊Add，會出現以下兩種情況中的一種：(1)對于可用的、已安裝上的并有設置向導的元件，會出現一個對話框，讓用戶設定各種選項，設定完選項后再點擊Finish,就可將元件添加到模塊表中。如果元件沒有選項對話框，它會被自動加到模塊表中。(2)對于可用的但沒有安裝的元件，也會出現一個對話框，通過該對話框可鏈接到網上下載元件或從廠商處獲取元件。安裝元件后，用戶就可以將它添加到用戶所設計的系統中了。如果點擊View菜單并選中ShowMasterConnections選項，則在模塊表的左邊就會出現主、從元件的互聯示意圖。任何一個元件都可以有一個或多個主或從的接口。如果主元件和從元件使用同一個總線協議，則任何一個主元件都可以和任何一個從元件相連。如果使用的是不同的總線協議，則用戶可以通過使用一個橋元件來把主、從元件連接起來，比如可使用AMBA-AHB-to-Avalon橋。當兩個或多個主元件共享同一個從元件時，SOPCBuilder會自動插入一個判優器來控制對從元件的訪問。當對一個從元件有多個請求同時發生時，判優器可以決定由哪個主元件來訪問這個從元件。要查看仲裁優先權，可在View菜單里選中ShowArbitrationPriorities選項。4．附加設置系統元件頁還包括以下一些附加選項：(1)器件系列(DeviceFamily)：由用戶從器件列表中選擇用戶的目標器件。這項設置非常重要，因為SOPCBuilder是利用所選器件系列的結構優勢來產生系統的邏輯的。注意：Quartus?Ⅱ軟件不使用這個器件設置，用戶還必須在Quartus?Ⅱ軟件中確定器件。(2)系統時鐘頻率(SystemClockFrequency)：外圍設備利用系統時鐘來產生時鐘分頻或波特率等。SOPCBuilder的built-intestbench發生器還利用這項設置來產生用戶所要求的頻率。2.3.2系統設置頁當用戶向所設計的系統中添加元件時，比如一個Nios嵌入式處理器，在SOPCBuilder中就會出現一個系統設置(More“CPU”Setting)的附加頁。這個附加頁可以讓用戶用來設置一些附加的參數或者與系統中其他元件的相連關系。比如，用戶可以定義CPU和存儲器元件之間的相連關系來指明哪一個是用來作程序存儲器的，哪一個是用來作數據存儲器的。對于用到系統設置頁的元件，SOPCBuilder會對用戶添加到用戶系統中的這個元件的每種情況都生成一個單獨的系統設置頁。2.3.3系統生成頁系統生成頁是用來生成用戶系統的。它包含一些選項，用戶可以通過設置來控制生成過程，比如器件支持和仿真控制。在系統生成過程中，這一頁會報告系統生成過程中的各種消息。圖2.4所示即為系統生成頁。圖2.4系統生成頁1．SDK(SoftwareDevelopmentKid，軟件開發工具包) 用戶選擇了SDK選項，SOPCBuilder會在用戶每一次生成系統的時候給用戶系統中的每個CPU都生成一個專用的SDK。其中包含了對每個系統元件的各種軟件文件(驅動、庫和實用程序)，這些文件在它們的庫定義中給系統元件提供了軟件支持。

注意：SDK只在Nios處理器系統中產生，若使用Nios?Ⅱ處理器，則在生成選項中沒有這一項。2．HDL當用戶選擇了HDL選項時，SOPCBuilder就會以VerilogHDL或VHDL語言的形式生成系統級的硬件描述語言(HDL)文件。使用VerilogHDL還是VHDL，由用戶在SOPCBuilder里建立系統時指定。3．仿真如果選擇了Simulation選項，在系統生成過程中，SOPCBuilder會創建一個ModelSim的工程目錄。2.3.4生成系統建立系統并進行生成選項設置后，用戶就可以點擊Generate按鈕來生成所設計的系統。這個按鈕可在任何一個SOPCBuilder的用戶界面中使用。點擊Generate按鈕后，SOPCBuilder會創建以下一些項目：

SDK(針對Nios系統)；

系統中每一個元件的HDL文件；

一個對于頂層系統模塊的符號文件(.bsf)；

ModelSim文件；一個Tcl腳本文件，它建立了所有Quartus?Ⅱ編輯所需的文件。在生成進行的過程中，SOPCBuilder會在系統生成過程信息欄中顯示一些消息。系統生成完成后，SOPCBuilder會顯示信息“GenerationComplete”，并在用戶所創建的項目的根目錄下生成一個日志(log)文件。第3章NiosⅡ嵌入式處理器設計

3.1NiosⅡ嵌入式處理器簡介3.2NiosⅡ嵌入式處理器軟、硬件開發流程簡介

3.3NiosⅡ嵌入式處理器系統的開發

3.1NiosⅡ嵌入式處理器簡介3.1.1第一代Nios嵌入式處理器20世紀90年代末，可編程邏輯器件(PLD)的復雜度已經能夠在單個可編程器件內實現整個系統，即在一個芯片中實現用戶定義的系統，它通常包括片內存儲器和外設的微處理器。2000年，Altera發布了Nios處理器，這是AlteraExcalibur嵌入式處理器計劃中的第一個產品，是第一款用于可編程邏輯器件的可配置的軟核處理器。

Altera公司的Nios是基于RISC技術的通用嵌入式處理器芯片軟內核，它特別為可編程邏輯進行了優化設計，也為可編程單芯片系統(SOPC)設計了一套綜合解決方案。第一代Nios嵌入式處理器性能高達50MIPs，采用16位指令集，16/32位數據通道，5級流水線技術，可在一個時鐘周期內完成一條指令的處理。它可以與各種各樣的外設、定制指令和硬件加速單元相結合，構成一個定制的SOPC。在Nios之后，Altera公司于2003年3月又推出了Nios的升級版Nios3.0版，它有16位和32位兩個版本。兩個版本均使用16位的RISC指令集，其差別主要在于系統總線帶寬。它能在高性能的Stratix或低成本的Cyclone芯片上實現。

3.1.2第二代Nios嵌入式處理器2004年6月，Altera公司在繼全球范圍內推出Cyclone?Ⅱ和Stratix?Ⅱ器件系列后又推出了支持這些新款FPGA系列的Nios?Ⅱ嵌入式處理器。Nios?Ⅱ嵌入式處理器和Cyclone?ⅡFPGA組合，在器件中只占用0.35美元的邏輯資源。Nios?Ⅱ嵌入式處理器在Cyclone?ⅡFPGA中也具有超過100DMIP的性能，允許設計者在很短的時間內構建一個完整的可編程芯片系統，風險和成本比中小規模的ASIC小。它與2000年上市的原產品Nios相比，最大處理性能提高3倍，CPU內核部分的面積最大可縮小1/2。Nios?Ⅱ系列嵌入式處理器使用32位的指令集結構(ISA)，完全與二進制代碼兼容，它是建立在第一代16位Nios處理器的基礎上的，定位于廣泛的嵌入式應用。Nios?Ⅱ處理器系列包括了三種內核——快速的(Nios?Ⅱ/f)、經濟的(Nios?Ⅱ/e)和標準的(Nios?Ⅱ/s)內核，每種都針對不同的性能范圍和成本。使用Altera的Quartus?Ⅱ軟件、SOPCBuilder工具以及Nios?Ⅱ集成開發環境(IDE)，用戶可以輕松地將Nios?Ⅱ處理器嵌入到他們的系統中。表3.1NiosⅡ嵌入式處理器的特性

表3.2NiosⅡ系列處理器成員表3.3Nios?Ⅱ嵌入式處理器支持的FPGA

一個典型的Nios?Ⅱ處理器系統如下圖所示。Nios?Ⅱ是一個可靈活配置的軟內核處理器。3.1.3可配置的軟核嵌入式處理器的優勢1．合理的性能組合使用AlteraNios?Ⅱ處理器和FPGA，用戶可以實現在處理器、外設、存儲器和I/O接口方面的合理組合。(1)三種處理器內核。Nios?Ⅱ開發人員可以選擇一個或任意以下三種內核的組合：快速的內核(Nios?Ⅱ/f)具備高性能，經濟的內核(Nios?Ⅱ/e)具備低成本，標準的內核(Nios?Ⅱ/s)用于性能和尺寸的平衡。(2)超過60種SOPCBuilder配備的內核。用戶可以創建一組適合于自己應用的外設、存儲器和I/O接口。現成的嵌入式處理器可以快速嵌入Altera的FPGA中。(3)無限的DMA通道組合。直接存儲器存取(DMA)可以連接到任何外設從而提高系統的性能。

(4)可配置的硬件及軟件調試特性。軟件開發人員具有多個調試選擇，包括基本的JTAG的運行控制(運行、停止、單步、存儲器等)、硬件斷點、數據觸發、片內和片外跟蹤、嵌入式邏輯分析儀。這些調試工具可以在開發階段使用，一旦調試通過后就可以去掉。2．提升系統的性能設計人員通常都會選擇一個比實際所需的性能要高的處理器(意味著更高的成本)，從而為設計保留一個安全的性能上的余量。Nios?Ⅱ系統的性能是可以根據應用來裁減的，與固定的處理器相比，在較低的時鐘速率下具備更高的性能。Nios?Ⅱ的以下特性可以提升系統的性能。3．降低系統成本嵌入式系統設計人員總是堅持不懈地尋找降低系統成本的方法。然而，選擇一款處理器，在性能和特性上總是與成本存在著沖突，最終結果總是以增加系統成本為代價的。4．應付產品的生命周期開發人員希望快速將他們的產品推向市場，并保持一個較長的產品生命周期。3.2NiosⅡ嵌入式處理器軟、硬件開發流程簡介

Nios?Ⅱ和Nios的開發流程是一樣的，只是在軟件開發上