IC設計面試筆試題目集合分類筆試／面試題目集合分類-－IC設計基礎?

1、我們公司的產品是集成電路，請描述一下你對集成電路的結識，列舉一些與集成電路?相關的內容(如講清楚模擬、數字、雙極型、CMＯS、MＣＵ、ＲＩSC、CISC、DSP、ASＩC、FPGA等的概念)。（仕蘭微面試題目)?2、ＦPＧＡ和ASIC的概念，他們的區別。（未知)

答案：FＰＧＡ是可編程ASIC。?ASIC：專用集成電路,它是面向專門用途的電路,專門為一個用戶設計和制造的。根據一個用戶的特定規定,能以低研制成本,短、交貨周期供貨的全定制,半定制集成電路。與門陣列等其它ASＩC(AppｌｉｃａtionSｐecifｉｃIC）相比,它們又具有設計開發周期短、設計制導致本低、開發工具先進、標準產品無需測試、質量穩定以及可實時在線檢查等優點

模擬電路

１、基爾霍夫定理的內容是什么？（仕蘭微電子)?２、平板電容公式（C＝εS/4πkd)。（未知)

3、最基本的如三極管曲線特性。（未知）?4、描述反饋電路的概念,列舉他們的應用。（仕蘭微電子)

５、負反饋種類（電壓并聯反饋,電流串聯反饋,電壓串聯反饋和電流并聯反饋）；負反饋饋的優點（減少放大器的增益靈敏度，改變輸入電阻和輸出電阻,改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調節作用)（未知)

６、放大電路的頻率補償的目的是什么，有哪些方法？（仕蘭微電子）?7、頻率響應,如:怎么才算是穩定的，如何改變頻響曲線的幾個方法。（未知）

8、給出一個查分運放，如何相位補償,并畫補償后的波特圖。(凹凸）

9、基本放大電路種類(電壓放大器,電流放大器，互導放大器和互阻放大器),優缺?點,特別是廣泛采用差分結構的因素。（未知)

１0、給出一差分電路,告訴其輸出電壓Ｙ+和Ｙ-,求共模分量和差模分量。(未知）

1１、畫差放的兩個輸入管。（凹凸）

12、畫出由運放構成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的

運放電路。（仕蘭微電子）

1３、用運算放大器組成一個10倍的放大器。（未知）

14、給出一個簡樸電路，讓你分析輸出電壓的特性(就是個積分電路)，并求輸出端某點的

rise／fall時間。（Infiｎｅoｎ筆試試題）?15、電阻R和電容Ｃ串聯，輸入電壓為R和C之間的電壓,輸出電壓分別為C上電壓和Ｒ上電

壓，規定繪制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器,何為低通濾?波器。當ＲＣ＜１６、有源濾波器和無源濾波器的原理及區別?(新太硬件）

1７、有一時域信號S=V0sin（2pｉf0ｔ)＋V1cos(2pif1t)+V2sin(2pif3ｔ+90)，當其通過低通、帶通、高通濾波器后的信號表達方式。（未知)

18、選擇電阻時要考慮什么？(東信筆試題)?19、在CMOS電路中，要有一個單管作為開關管精確傳遞模擬低電平,這個單管你會用P管?還是N管，為什么?（仕蘭微電子）

20、給出多個mos管組成的電路求５個點的電壓。(Infiｎeon筆試試題)

２1、電壓源、電流源是集成電路中經常用到的模塊，請畫出你知道的線路結構，簡樸描述其優缺陷。(仕蘭微電子）

22、畫電流偏置的產生電路，并解釋。(凹凸）?2３、史密斯特電路，求回差電壓。（華為面試題)

2４、晶體振蕩器，仿佛是給出振蕩頻率讓你求周期(應當是單片機的,１2分之一周期.．..)（華為面試題）?２5、LC正弦波振蕩器有哪幾種三點式振蕩電路,分別畫出其原理圖。（仕蘭微電子)?26、ＶCO是什么,什么參數(壓控振蕩器?)（華為面試題）

27、鎖相環有哪幾部分組成?（仕蘭微電子)

28、鎖相環電路組成,振蕩器（比如用D觸發器如何搭)。(未知)?29、求鎖相環的輸出頻率，給了一個鎖相環的結構圖。(未知）

3０、假如公司做高頻電子的，也許還要RF知識,調頻,鑒頻鑒相之類,不一一列舉。（未?知）

31、一電源和一段傳輸線相連(長度為L,傳輸時間為T）,畫出終端處波形,考慮傳輸線

無損耗。給出電源電壓波形圖，規定繪制終端波形圖。（未知)

3２、微波電路的匹配電阻。(未知）

3３、DAC和ＡＤC的實現各有哪些方法？（仕蘭微電子)?34、A/D電路組成、工作原理。(未知）?３5、實際工作所需要的一些技術知識(面試容易問到)。如電路的低功耗,穩定，高速如何?做到,調運放,布版圖注意的地方等等,一般會針對簡歷上你所寫做過的東西具體問,肯定會問得很細（所以別把什么都寫上，精通之類的詞也別用太多了）,這個東西各個人就不同樣了，不好說什么了。(未知）?

__＿____________＿____＿______＿＿＿__________＿_____＿_＿_＿_＿__＿＿＿＿_______＿__＿_?

數字電路?1、同步電路和異步電路的區別是什么?（仕蘭微電子)?2、什么是同步邏輯和異步邏輯?(漢王筆試）

同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系。

3、什么是"線與"邏輯，要實現它,在硬件特性上有什么具體規定?（漢王筆試）?

線與邏輯是兩個輸出信號相連可以實現與的功能。在硬件上，要用oc門來實現,由于不用oc門也許使灌電流過大,而燒壞邏輯門。同時在輸出端口應加一個上拉電阻。

４、什么是Setup和Holｄｕｐ時間？(漢王筆試)

5、sｅtuｐ和holduｐ時間,區別．(南山之橋）

６、解釋ｓｅtuｐtimｅ和holdtime的定義和在時鐘信號延遲時的變化。（未知）

7、解釋sｅｔuｐ和holdtiｍeviolａｔioｎ,畫圖說明,并說明解決辦法。（威盛ＶＩA2023．11.0６上海筆試試題）?

Ｓetｕp/ｈｏldtime是測試芯片對輸入信號和時鐘信號之間的時間規定。建立時間是指觸發器的時鐘信號上升沿到來以前,數據穩定不變的時間。輸入信號應提前時鐘上升沿（如上升沿有效）T時間到達芯片,這個Ｔ就是建立時間－Seｔuｐtime.如不滿足setｕｐtiｍe,這個數據就不能被這一時鐘打入觸發器，只有在下一個時鐘上升沿,數據才干被打入觸發器。保持時間是指觸發器的時鐘信號上升沿到來以后,數據穩定不變的時間。假如hoｌdtｉｍｅ不夠,數據同樣不能被打入觸發器。建立時間(SｅtｕｐＴｉme)和保持時間(Hｏldtiｍｅ）。建立時間是指在時鐘邊沿前,數據信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數據信號需要保持不變的時間。假如不滿足建立和保持時間的話,那么DFF將不能對的地采樣到數據，將會出現

mｅｔasｔability的情況。假如數據信號在時鐘沿觸發前后連續的時間均超過建立和保持時間,那么超過量就分別被稱為建立時間裕量和保持時間裕量。

８、說說對數字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險如何消除。(仕蘭微電子)?９、什么是競爭與冒險現象?如何判斷？如何消除?（漢王筆試)?

在組合邏輯中，由于門的輸入信號通路中通過了不同的延時，導致到達該門的時間不一致叫競爭。產生毛刺叫冒險。假如布爾式中有相反的信號則也許產生競爭和冒險現象。解決

方法:一是添加布爾式的消去項,二是在芯片外部加電容。

１０、你知道那些常用邏輯電平？TTL與CＯMＳ電平可以直接互連嗎？(漢王筆試)

常用邏輯電平:１２V，5V，3.3V；ＴTL和CMOS不可以直接互連，由于TTＬ是在0.３－3.6V之間,而CMOＳ則是有在12Ｖ的有在5Ｖ的。CＭOS輸出接到TTL是可以直接互連。TＴL接ＣＭＯS需要在輸出端口加一上拉電阻接到５Ｖ或者１2Ｖ。

１1、如何解決亞穩態。(飛利浦－大唐筆試)?

亞穩態是指觸發器無法在某個規定期間段內達成一個可確認的狀態。當一個觸發器進入亞穩態時，既無法預測該單元的輸出電平，也無法預測何時輸出才干穩定在某個對的的電平

上。在這個穩定期間,觸發器輸出一些中間級電平,或者也許處在振蕩狀態，并且這種無

用的輸出電平可以沿信號通道上的各個觸發器級聯式傳播下去。

12、ＩC設計中同步復位與異步復位的區別。（南山之橋）?13、MOORＥ與MＥELEY狀態機的特性。（南山之橋）?14、多時域設計中,如何解決信號跨時域。（南山之橋）

15、給了ｒeg的setｕｐ,ｈoｌd時間，求中間組合邏輯的delay范圍。(飛利浦－大唐筆試）

Ｄelａy<ｐeriod-ｓeｔup–ｈｏld

1６、時鐘周期為T,觸發器D1的建立時間最大為T1mａx,最小為Ｔ1miｎ。組合邏輯電路最大延遲為Ｔ2mａx,最小為T２ｍin。問，觸發器Ｄ2的建立時間T3和保持時間應滿足什么條件。（華為）?17、給出某個一般時序電路的圖，有Tsetuｐ,Tdｅlａy，Ｔck－>q,尚有clock的ｄelaｙ，寫出決定最大時鐘的因素,同時給出表達式。(威盛VIA2023.１１.06上海筆試試題)?1８、說說靜態、動態時序模擬的優缺陷。(威盛VIＡ２023.11．0６上海筆試試題)?19、一個四級的Mux,其中第二級信號為關鍵信號如何改善timｉng。(威盛ＶIA202３.1１．06上海筆試試題）?20、給出一個門級的圖,又給了各個門的傳輸延時,問關鍵途徑是什么，還問給出輸入，使得輸出依賴于關鍵途徑。（未知)?２1、邏輯方面數字電路的卡諾圖化簡，時序（同步異步差異),觸發器有幾種(區別，優?點）,全加器等等。（未知）

22、卡諾圖寫出邏輯表達使。(威盛VＩA202３．１１.06上海筆試試題）

23、化簡F（Ａ，B,C,D)=m(1，3,4，５,10,1１,12,13,1４,15)的和。（威盛)

２4、plｅasｅｓhowｔhｅCMOＳｉｎvｅrｔerschmatｉc,lａyouｔaｎｄitscrｏｓssecｔiｏnwitｈP-welｌprocess.Plｏｔiｔstｒａnｓfercurve(Ｖｏuｔ-Ｖｉｎ)AｎdalsoexｐlaiｎｔheoperａｔｉonrｅｇionofPMＯＳａnｄNMOSfoｒｅachseｇｍｅｎｔｏｆtｈetｒansfercurve?(威盛筆試題ciｒcuitｄesiｇn-beｉjing-03.1１.09）

25、TｏdesｉgnaＣMＯSinｖertorwiｔhbalanceｒiseａnｄfalltimｅ,pleaseｄefｉnetheraｔｉonoｆchannelwidtｈoｆＰＭOSａndNＭOSandｅｘplａin?

26、為什么一個標準的倒相器中Ｐ管的寬長比要比N管的寬長比大？（仕蘭微電子)?２7、用ｍos管搭出一個二輸入與非門。(揚智電子筆試)

2８、pleasｅdrawtｈetｒａnsisｔｏrlevｅlschematicｏfaｃmｏs２ｉnputANDgateａnｄexplainwhiｃhｉnpｕtｈａsfasｔｅrreｓpｏnseｆoｒoｕtputrisｉngｅdｇｅ.(lessｄｅlaｙ

time)。(威盛筆試題circuiｔdesiｇn-beｉjｉng-03.１１.09)

2９、畫出ＮOＴ,NAND,NOＲ的符號，真值表，尚有ｔrａｎsｉｓtoｒlevel的電路。（Ｉnfｉｎeon筆?試）

３0、畫出CMＯS的圖,畫出tｏw-to-oneｍuxｇaｔe。（威盛VＩA２023.11.0６上海筆試試題）?31、用一個二選一ｍux和一個ｉnv實現異或。（飛利浦-大唐筆試)?3２、畫出Y＝Ａ*Ｂ+C的cｍos電路圖。（科廣試題)

3３、用邏輯們和cmos電路實現ab＋cd。(飛利浦-大唐筆試）?3４、畫出CMOS電路的晶體管級電路圖,實現Y=Ａ*B+Ｃ（D+E)。(仕蘭微電子）

３5、運用4選1實現F(ｘ,y,z）=xz+yz'。(未知）

36、給一個表達式f=xxｘx+xｘxx+xxxxｘ+xxxx用最少數量的與非門實現(事實上就是化

簡）。

37、給出一個簡樸的由多個ＮOT,ＮANＤ,NOR組成的原理圖，根據輸入波形畫出各點波形。?(Ｉnｆｉｎｅon筆試)

38、為了實現邏輯（ＡXORB）ＯR（CAＮDＤ），請選用以下邏輯中的一種,并說明為什?么？１)INV

2）AND

3）ＯR

4）NAＮD

5）ＮＯR

6）XOR

答案：NANＤ(未知)

39、用與非門等設計全加法器。（華為)

40、給出兩個門電路讓你分析異同。(華為)?41、用簡樸電路實現,當A為輸入時,輸出B波形為…(仕蘭微電子)?42、A,B,C，Ｄ，Ｅ進行投票,多數服從少數，輸出是Ｆ（也就是假如Ａ，B，C，D,E中1的個數比0多，那么F輸出為1,否則Ｆ為0），用與非門實現,輸入數目沒有限制。(未知)

43、用波形表達D觸發器的功能。(揚智電子筆試)

4４、用傳輸門和倒向器搭一個邊沿觸發器。（揚智電子筆試)?45、用邏輯們畫出D觸發器。（威盛ＶＩＡ２０23.１1．０6上海筆試試題)

46、畫出ＤFＦ的結構圖,用ｖerilog實現之。（威盛）?４7、畫出一種ＣＭOＳ的Ｄ鎖存器的電路圖和版圖。(未知）

4８、D觸發器和D鎖存器的區別。(新太硬件面試)

49、簡述latｃh和filp－flop的異同。(未知）

50、ＬATCH和ＤFF的概念和區別。(未知）

51、lａｔcｈ與regisｔeｒ的區別,為什么現在多用reｇister.行為級描述中laｔch如何產生的。（南山之橋）

５2、用Ｄ觸發器做個二分顰的電路.又問什么是狀態圖。（華為)

5３、請畫出用D觸發器實現2倍分頻的邏輯電路?（漢王筆試)

５4、如何用D觸發器、與或非門組成二分頻電路?（東信筆試）?55、Ｈｏwmａnyflｉp-floｐcircuitsareneｅｄeｄtｏｄivideｂｙ１6?

(Intel）16分頻？?5６、用fｉlp-fｌop和lｏgic-gatｅ設計一個1位加法器，輸入carｒyｉn和cｕrreｎt-sｔagｅ，輸出caｒrｙoｕｔ和ｎeｘt－sｔage．（未知)

５7、用D觸發器做個4進制的計數。(華為)?58、實現N位JoｈnsonＣounｔer,Ｎ=5。（南山之橋)?59、用你熟悉的設計方式設計一個可預置初值的７進制循環計數器,１5進制的呢？（仕蘭微電子）?６0、數字電路設計當然必問Veｒiｌｏg/VHＤL,如設計計數器。(未知)?６１、BLOCKＩNGNＯNBLOCKIＮＧ賦值的區別。（南山之橋）

65、請用HDL描述四位的全加法器、５分頻電路。（仕蘭微電子）

6６、用VEＲＩLOG或VHＤL寫一段代碼，實現10進制計數器。(未知）?６7、用VEＲＩＬOG或VHDＬ寫一段代碼，實現消除一個gｌｉtcｈ。(未知)?６8、一個狀態機的題目用verｉloｇ實現(但是這個狀態機畫的實在比較差，很容易誤解

的)。（威盛ＶIA20２3．１１.06上海筆試試題)?69、描述一個交通信號燈的設計。(仕蘭微電子)?70、畫狀態機，接受1,2，５分錢的賣報機，每份報紙5分錢。(揚智電子筆試）

71、設計一個自動售貨機系統,賣sｏｄa水的，只能投進三種硬幣，要對的的找回錢

數。

(1）畫出ｆsm(有限狀態機)；(2）用verilog編程,語法要符合ｆpgａ設計的規定。(未知）

7２、設計一個自動飲料售賣機，飲料1０分錢,硬幣有５分和10分兩種,并考慮找零:(1)

畫出fsｍ(有限狀態機)；(2）用vｅrｉｌｏg編程,語法要符合fｐgａ設計的規定;(3)設計?工程中可使用的工具及設計大體過程。(未知)

73、畫出可以檢測1001０串的狀態圖,并verｉｌoｇ實現之。（威盛）

74、用FＳM實現10１101的序列檢測模塊。(南山之橋）

a為輸入端，b為輸出端,假如a連續輸入為１101則b輸出為1，否則為0。

例如ａ：?

ｂ：?

請畫出staｔｅｍachiｎe；請用ＲＴL描述其staｔｅｍachｉnｅ。(未知）?7８、sｒam,falｓｈmｅmｏry，及drａm的區別?(新太硬件面試)?79、給出單管DRAM的原理圖(西電版《數字電子技術基礎》作者楊頌華、馮毛官2０5頁圖9?-14ｂ)，問你有什么辦法提高refreshtime，總共有5個問題，記不起來了。(減少溫?度,增大電容存儲容量）(Ｉnfinｅｏn筆試）

８１、名詞:sｒaｍ,ssram,sdrａm?名詞IRQ,BIＯS,USB,VHDL，SDR

IRQ:

ＩnteｒruｐｔReQuest?BIOS：

BaｓicInpuｔOutputSｙstem?USB:

ＵnｉversａlＳerｉaｌBus?ＶHＤL：VＨICHardｗarｅDescriptｉonLanｇuａge?SDＲ:

SingleDataRate

壓控振蕩器的英文縮寫(VＣＯ)。?動態隨機存儲器的英文縮寫(ＤＲAＭ)。

名詞解釋，無聊的外文縮寫罷了,比如PCI、ECC、DDＲ、iｎterrｕｐt、pipelinｅ、

IＲQ,BＩＯS,UＳＢ，VHDＬ,VLSIVＣO(壓控振蕩器）RＡM(動態隨機存儲器),FIRIIRDFT（離散

傅立葉變換)或者是中文的，比如：ａ.量化誤差

b.直方圖

ｃ.白平衡?

_______＿＿＿_＿___＿_＿_＿＿___＿___＿_＿____＿______＿＿_＿_____________________________＿

IC設計基礎（流程、工藝、版圖、器件）

1、我們公司的產品是集成電路,請描述一下你對集成電路的結識，列舉一些與集成電路

相關的內容?(如講清楚模擬、數字、雙極型、CMOＳ、MＣU(MCＵ(MiｃroCoｎtrollｅrUnit)中文名稱為多點控制單元,又稱單片微型計算機(SinｇleChipMicrocoｍpuｔer)，是指隨著大規模集成電路的出現及其發展,將計算機的CPU、RAM、RＯM、定期數器和多種I/O接口集成在一片芯片上,形成芯片級的計算機，為不同的應用場合做不同組合控制。MCU的分類ＭCU按其存儲器類型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASＨROM等類型。MAＳKROM的MCU價格便宜,但程序在出廠時已經固化，適合程序固定不變的應用場合；FAＬSHＲOM的MCU程序可以反復擦寫,靈活性很強,但價格較高，適合對價格不敏感的應用場合或做開發用途；ＯＴＰRＯM的ＭCU價格介于前兩者之間,同時又擁有一次性可編程能力,適合既規定一定靈活性，又規定低成本的應用場合,特別是功能不斷翻新、需要迅速量產的電子產品。微控制器在通過這幾年不斷地研究,發展，歷經4位,8位,到現在的1６位及3２位,甚至64位。產品的成熟度，以及投入廠商之多,應用范圍之廣,真可謂之空前。目前在國外大廠因開發較早，產品線廣,所以技術領先,而本土廠商則以多功能為產品導向取勝。但不可諱言的,本土廠商的價格戰是對外商導致威脅的關鍵因素。由于制程的改善，８位ＭCU與4位ＭCU價差相去無幾，8位已漸成為市場主流;目前４位MCU大部份應用在計算器、車用儀表、車用防盜裝置、呼喊器、無線電話、ＣD播放器、ＬCD驅動控制器、LCD游戲機、兒童玩具、磅秤、充電器、胎壓計、溫濕度計、遙控器及傻瓜相機等;８位MＣU大部份應用在電表、馬達控制器、電動玩具機、變頻式冷氣機、呼喊器、傳真機、來電辨識器(CallerID)、電話錄音機、CRＴ顯示器、鍵盤及ＵSB等；16位MCU大部份應用在行動電話、數字相機及攝錄放影機等;32位MＣU大部份應用在Modem、GPS、ＰDA、HPC、SＴB、Hｕb、Bridge、Ｒouter、工作站、ISDN電話、激光打印機與彩色傳真機;6４位MCＵ大部份應用在高階工作站、多媒體互動系統、高級電視游樂器(如SEGA的Ｄreａmcａsｔ及Niｎteｎdo的GamｅＢｏy)及高級終端機等）、ＲISＣ(RISC是什么含義？它有什么特點？簡稱為精簡指令系記錄算機(簡稱RISＣ）,起源于８０年代的MIＰＳ主機(即RISC機）,RＩSC機中采用的微解決器統稱RISC解決器。RＩＳC典型范例如:MIPSR3０00、HP—PA８000系列,MotoｒolaＭ8800０等均屬于ＲISＣ微解決器。RISＣ重要特點：RＩSＣ微解決器不僅精簡了指令系統,采用超標量和朝流水線結構；它們的指令數目只有幾十條,卻大大增強了并行解決能力。如:19８7年SunMｉｃrｏsｙｓtem公司推出的ＳPARC芯片就是一種超標量結構的RIＳC解決器。而ＳGI公司推出的MＩPＳ解決器則采用超流水線結構，這些ＲISC解決器在構建并行精簡指令系統多解決機中起著核心的作用。RISC解決器是當今UNＩX領域64位多解決機的主流芯片

性能特點一：由于指令集簡化后，流水線以及常用指令均可用硬件執行;性能特點二:采用大量的寄存器,使大部分指令操作都在寄存器之間進行,提高了解決速度;性能特點三:采用緩存—主機—外存三級存儲結構,使取數與存數指令分開執行，使解決器可以完畢盡也許多的工作,且不因從存儲器存取信息而放慢解決速度。應用特點；由于RＩSC解決器指令簡樸、采用硬布線控制邏輯、解決能力強、速度快，世界上絕大部分ＵNIＸ工作站和服務器廠商均采用RISC芯片作ＣPU用。如原ＤEＣ的Alpha21364、IBＭ的PowerＰCG4、HP的PＡ—890０、ＳＧI的R1２０23A和SUNＭicrosｙｓtｅｍ公司的ＵltraSPARC║。運營特點:RISC芯片的工作頻率一般在40０MＨZ數量級。時鐘頻率低，功率消耗少,溫升也少,機器不易發生故障和老化，提高了系統的可靠性。單一指令周期容納多部并行操作。在RISC微解決器發展過程中。曾產生了超長指令字(VLIW)微解決器,它使用非常長的指令組合,把許多條指令連在一起，以能并行執行。ＶLIW解決器的基本模型是標量代碼的執行模型，使每個機器周期內有多個操作。有些RIＳC解決器中也采用少數VLIW指令來提高解決速度。)、

CISC（CISＣ（復雜指令集計算機）和ＲＩSC（精簡指令集計算機）是前CＰU的兩種架構。它們的區別在于不同的CPＵ設計理念和方法。初期的CPU所有是ＣISＣ架構，它的設計目的是要用最少的機器語言指令來完畢所需的計算任務。

RＩSC則是計算機系統只有少數指令，但是每個指令的執行時間相稱短,因此CPＵ可以用相稱高的頻率來運算。)、ＤＳP（DSP是單片機的一個分支。它有專門的FFT算法需要的特殊指令,流水線指令解決。能以較高的速度進行運算。我們可以根據需要選用他。假如你作一個遙控器，選用他就沒優勢了。由于很多其他的用于遙控的單片機比他更適合用來作遙控器。假如你用89C51來作語音或圖像辨認就不如ＤSP了。一個產品的設計要考慮,在滿足需求的情況下，他的性價比。2,單片機長于控制場合應用,ＤＳP長于信號分析運算，自身針對了不同的需求,應當不存在互相替代的問題。但是目前這兩者特點互相融合的趨勢倒是越來越明顯。3,假如你還沒進入開發領域,把單片機的硬件摸透了對學DＳＰ幫助很大,假如你還沒學單片機把起點架在DSP上也沒問題,以我的心得單片機你遲早要碰到，不如先學好他，對單片機能解決的問題，DSP的開發成本大得多,但是你將來要是碰到復雜的數字信號解決（如ＩIR，FIR，ＦFT）等，就用得上他了，它的速度和實時解決能力單片機是望塵莫及的。尚有一篇文章講這個的:ＤSP器件與單片機的比較在過去的幾十年里，單片機的廣泛應用實現了簡樸的智能控制功能。隨著信息化的進程和計算機科學與技術、信號解決理論與方法等的迅速發展，需要解決的數據量越來越大,對實時性和精度的規定越來越高，在某些領域,低檔單片機已不再能滿足規定。近年來，各種集成化的單片DＳP的性能得到很大改善,軟件和開發工具也越來越多，越來越好；價格卻大幅度下滑，從而使得ＤＳP器件及技術更容易使用，價格也可認為廣大用戶接受;越來越多的單片機用戶開始考慮選用DSP器件來提高產品性能,ＤSＰ器件取代高檔單片機的也許性越來越大。本文將從性能、價格等方面對單片機和DSP器件進行比較，在此基礎上，以TＩ的MＳ320Ｃ2ＸX系列DSP器件為例,探討DSP器件取代高檔單片機的可行性。１.單片機的特點所謂單片機就是在一塊芯片上集成了CPU、RAM、RＯM(EＰＲOM或EEPRＯM）、時鐘、定期/計數器、多種功能的串行和并行I/O口。如Intel公司的８03１系列等。除了以上基本功能外，有的還集成有A/Ｄ、D/Ａ，如Intｅl公司的8０９８系列。概括起來說，單片機具有如下特點:具有位解決能力,強調控制和事務解決功能。價格低廉。如低檔單片機價格只有人民幣幾元錢。開發環境完備，開發工具齊全,應用資料眾多。后備人才充足。國內大多數高校都開設了單片機課程和單片機實驗。

２.DSP器件的特點與單片機相比,DSP器件具有較高的集成度。DSP具有更快的ＣＰU,更大容量的存儲器,內置有波特率發生器和FIFO緩沖器。提供高速、同步串口和標準異步串口。有的片內集成了Ａ/Ｄ和采樣／保持電路,可提供ＰWM輸出。DSP器件采用改善的哈佛結構，具有獨立的程序和數據空間,允許同時存取程序和數據。內置高速的硬件乘法器,增強的多級流水線，使ＤSＰ器件具有高速的數據運算能力。ＤSP器件比1６位單片機單指令執行時間快8～10倍，完畢一次乘加運算快１6～30倍。DSＰ器件還提供了高度專業化的指令集,提高了ＦFＴ快速傅里葉變換和濾波器的運算速度。此外，DＳP器件提供JＴAG接口,具有更先進的開發手段,批量生產測試更方便,開發工具可實現全空間透明仿真，不占用用戶任何資源。軟件配有匯編/鏈接C編譯器、C源碼調試器。目前國內推廣應用最為廣泛的DＳP器件是美國德州儀器(ＴＩ)公司生產的TMS32０系列。DSP開發系統的國產化工作已經完畢，國產開發系統的價格至少比進口價格低一半，有的如TMＳ3２０C２XX開發系統只有進口開發系統價格的１/5，這大大刺激了DSP器件的應用。目前,已有不少高校計劃建立DSＰ實驗室,TI公司和北京聞亭公司都已制訂了高校支持計劃,將帶動國內DSP器件的應用和推廣(哈爾濱工程大學就是其中的一所,他們的實力非常強大）3.DＳP器件大規模推廣指日可待？通過上述比較,我們可得出結論:ＤSP器件是一種具有高速運算能力的單片機。從應用角度看：DSP器件是運算密集型的，而單片機是事務密集型的,DSＰ器件可以取代單片機，單片機卻不能取代DSP。DSP器件價格大幅度下滑，直逼單片機?DSＰ器件廣泛使用了ＪＴAG硬件仿真,比單片機更易于硬件調試。國產化的ＤSＰ開發系統為更多用戶采用DＳP器件提供了也許性。DSP取代單片機的技術和價格的市場條件已經成熟？大規模推廣指日可待？(現在吹牛的人真是一點草稿都不打。但是DSP的確功可以強大。）結論：使用單片機的不一定了解ＤSP，并且非要用DＳP不可;但使用ＤSP的一定了解單片機,并且能做出性價比高的產品。)、ASＩC、ＦPGA（ASIＣ（AppliｃationSpecificIntｅrgratｅdCｉrcuits)即專用集成電路，是指應特定用戶規定和特定電子系統的需要而設計、制造的集成電路。目前用CPLＤ(復雜可編程邏輯器件）和ＦPGＡ（現場可編程邏輯陣列)來進行ASIC設計是最為流行的方式之一，它們的共性是都具有用戶現場可編程特性,都支持邊界掃描技術,但兩者在集成度、速度以及編程方式上具有各自的特點。ＡSIC的特點是面向特定用戶的需求,品種多、批量少,規定設計和生產周期短，它作為集成電路技術與特定用戶的整機或系統技術緊密結合的產物，與通用集成電路相比具有體積更小、重量更輕、功耗更低、可靠性提高、性能提高、保密性增強、成本減少等優點。

FＰGA(現場可編程門陣列)是專用集成電路(ASＩC）中集成度最高的一種,用戶可對ＦPGA內部的邏輯模塊和Ｉ／O模塊重新配置,以實現用戶的邏輯,因而也被用于對CPU的模擬。用戶對ＦPGA的編程數據放在Flash芯片中,通過上電加載到FPGA中，對其進行初始化。也可在線對其編程，實現系統在線重構,這一特性可以構建一個根據計算任務不同而實時定制的CPU，這是當今研究的熱門領域。?電子封裝是集成電路芯片生產完畢后不可缺少的?一道工序，是器件到系統的橋梁。所以FPGA是封裝結構的是對的的!！?）等的概念）。（仕蘭微面試題目)?

2、FPGA和ASIC的概念,他們的區別。（未知）?答案：FＰGA是可編程ＡSIC。?

AＳIC:專用集成電路，它是面向專門用途的電路,專門為一個用戶設計和制造的。根據一

個用戶的特定規定,能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(ApｐｌiｃationＳｐeｃｉficＩＣ）相比，它們又具有設計開發周期短、設計制導致本低、開發工具先進、標準產品無需測試、質量穩定以及可實時在線檢查等優點?3、什么叫做OTP片(ＯTＰ(一次性可編程））、掩膜片,兩者的區別何在?(仕蘭微面試題目）?OTP與掩膜OTP是一次性寫入的單片機。過去認為一個單片機產品的成熟是以投產掩膜型單片機為標志的。由于掩膜需要一定的生產周期，而ＯTP型單片機價格不斷下降，使得近年來直接使用ＯＴP完畢最終產品制造更為流行。它較之掩膜具有生產周期短、風險小的特點。近年來，OＴP型單片機需量大幅度上揚,為適應這種需求許多單片機都采用了在片編程技術(ＩnSｙstemＰroｇraｍmｉnｇ)。未編程的OTP芯片可采用裸片Bｏｎdinｇ技術或表面貼技術，先焊在印刷板上，然后通過單片機上引出的編程線、串行數據、時鐘線等對單片機編程。解決了批量寫OTＰ芯片時容易出現的芯片與寫入器接觸不好的問題。使OTP的裸片得以廣泛使用，減少了產品的成本。編程線與Ｉ／O線共用，不增長單片機的額外引腳。而一些生產廠商推出的單片機不再有掩膜型，所有為有ISP功能的ＯTＰ。

4、你知道的集成電路設計的表達方式有哪幾種?(仕蘭微面試題目)

5、描述你對集成電路設計流程的結識。(一般來說aｓic和ｆpga/cpｌd沒有關系!ｆpga是我們在小批量或者實驗中采用的，生活中的電子器件上很少見到的。而ａｓiｃ是通過掩膜的高的,它是不可被修改的。至于流程,應當是前端、綜合、仿真、后端、檢查、加工、測試、封裝。

我是做路由器aｓｉc設計的也許你上網用的網卡尚有路由器就是我們公司的，呵呵，流程基本如此！)(仕蘭微面試題目）

6、簡述FPGA等可編程邏輯器件設計流程。

通常可將FPGA/CPＬD設計流程歸納為以下7個環節，這與AＳＩC設計有相似之處。

1．設計輸入。在傳統設計中，設計人員是應用傳統的原理圖輸入方法來開始設計的。自90年代初,Verｉlog、VＨDL、AＨDL等硬件描述語言的輸入方法在大規模設計中得到了廣泛應用。?2.前仿真（功能仿真）。設計的電路必須在布局布線前驗證電路功能是否有效。(ASCI設計中，這一環節稱為第一次Sign-off）PＬD設計中，有時跳過這一步。?3．設計編譯。設計輸入之后就有一個從高層次系統行為設計向門級邏輯電路設轉化翻譯過程，即把設計輸入的某種或某幾種數據格式（網表）轉化為軟件可辨認的某種數據格式(網表)。

4．優化。對于上述綜合生成的網表，根據布爾方程功能等效的原則，用更小更快的綜合結果代替一些復雜的單元，并與指定的庫映射生成新的網表，這是減小電路規模的一條必由之路。

５.布局布線。在PＬD設計中,3-5步可以用PLD廠家提供的開發軟件（如Ｍaxｐｌus２)自動一次完畢。?６.后仿真(時序仿真)需要運用在布局布線中獲得的精確參數再次驗證電路的時序。(ASCI設計中,這一環節稱為第二次Siｇｎ—off）。?7．生產。布線和后仿真完畢之后,就可以開始ASCＩ或PＬD芯片的投產

)(仕蘭微面試題目)

7、IC設計前端到后端的流程和eda工具。

（iｃ卡是集成電路卡的意思,iｃ卡是一種內藏大規模集成電路的塑料卡片，其大小和本來的磁卡電話的磁卡大小相同。ic卡通常可分為存儲卡、加密卡和智能卡三類，存儲卡是可以直接對其進行讀、寫操作的存儲器,加密卡是在存儲卡的基礎上增長了讀、寫加密功能，對加密卡進行操作時，必須一方面核對卡中的密碼,密碼對的才干進行正常操作，智能卡是帶有微解決器(ｃpu),同時也稱作cpｕ卡。iｃ卡的設計的流程分為:邏輯設計－-子功能分解－-具體時序框圖--分塊邏輯仿真--電路設計（RTL級描述)-－功能仿真--綜合(加時序約束和設計庫)-－電路網表--網表仿真)－預布局布線(SDF文獻）--網表仿真(帶延時文獻）--靜態時序分析--布局布線--參數提取--ＳDF文獻--后仿真--靜態時序分析－－測試向量生成-－工藝設計與生產－-芯片測試-－芯片應用，在驗證過程中出現的時序收斂，功耗,面積問題，應返回前端的代碼輸入進行重新修改,再仿真，再綜合，再驗證，一般都要反復好幾次才干最后送去foｕｎdｒy廠流片。)（未知）

9、Ａｓｉc的ｄｅsiｇnfloｗ（設計流程）。(威盛VIA２023.１1.０6上海筆試試題）（）

１1、集成電路前段設計流程，寫出相關的工具。（揚智電子筆試）?先介紹下IＣ開發流程：

1.）代碼輸入（deｓigｎinｐut)?用vhdl或者是veriloｇ語言來完畢器件的功能描述，生成hdl代碼

語言輸入工具:SUMMIT

VISUＡLHDL

ＭENTOＲ

RＥＮIＯR

圖形輸入:

cｏmｐｏser(caｄeｎce);

viｅｗlogｉc(vｉewdrａw)?2.)電路仿真(ciｒｃuｉｔsimulatioｎ)

將vhd代碼進行先前邏輯仿真，驗證功能描述是否對的

數字電路仿真工具：?

Verｏloｇ:

CAＤＥNＣE

Ｖerolig-ＸL?

SYＮOPSYS

VCS

MENTOR

Moｄle-sim

VHＤL:

ＣADEＮＣE

ＮC－vhdl?

SYNOPSYS

VＳS?

MＥＮＴＯR

Moｄlｅ-sim

模擬電路仿真工具:?

***ＡNTＩHSpｉceｐｓpicｅ，spectremｉcｒomiｃｒｏwaｖｅ：

ｅesoft:ｈp?

3.）邏輯綜合（synthesｉsｔools)?

邏輯綜合工具可以將設計思想vhd代碼轉化成相應一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（gatesｄelaｙ)反標到生成的門級網表中,返回電路仿真階段進行再仿真。最終仿真結果生成的網表稱為物理網表。?12、請簡述一下設計后端的整個流程?（仕蘭微面試題目）

1３、是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元?素?（仕蘭微面試題目)Pｒｏtel

Protel９9是基于Wｉｎ9５／ＷinＮT/Win98／Ｗｉn２0２３的純3２位電路設計制版系統。Ｐrｏｔeｌ99提供了一個集成的設計環境，涉及了原理圖設計和ＰCＢ布線工具，集成的設計文檔管理，支持通過網絡進行工作組協同設計功能。

１4、描述你對集成電路工藝的結識。（仕蘭微面試題目）集成電路是采用半導體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路。它在電路中用字母“ＩC”(也有用文字符號“Ｎ”等)表達。

(一)按功能結構分類集成電路按其功能、結構的不同,可以分為模擬集成電路和數字集成電路兩大類。?模擬集成電路用來產生、放大和解決各種模擬信號(指幅度隨時間邊疆變化的信號。例如半導體收音機的音頻信號、錄放機的磁帶信號等),而數字集成電路用來產生、放大和解決各種數字信號（指在時間上和幅度上離散取值的信號。例如VＣD、ＤＶD重放的音頻信號和視頻信號)。

(二）按制作工藝分類

集成電路按制作工藝可分為半導體集成電路和薄膜集成電路。膜集成電路又分類厚膜集成電路和薄膜集成電路。?（三）按集成度高低分類

集成電路按集成度高低的不同可分為小規模集成電路、中規模集成電路、大規模集成電路和超大規模集成電路。（四)按導電類型不同分類

集成電路按導電類型可分為雙極型集成電路和單極型集成電路。?雙極型集成電路的制作工藝復雜,功耗較大，代表集成電路有TTL、ECL、ＨTL、LSＴ-TL、ＳTTL等類型。單極型集成電路的制作工藝簡樸,功耗也較低,易于制成大規模集成電路,代表集成電路有ＣMOS、ＮMOS、ＰＭOS等類型。?（五)按用途分類

集成電路按用途可分為電視機用集成電路。音響用集成電路、影碟機用集成電路、錄像機用集成電路、電腦（微機）用集成電路、電子琴用集成電路、通信用集成電路、照相機用集成電路、遙控集成電路、語言集成電路、報警器用集成電路及各種專用集成電路。

電視機用集成電路涉及行、場掃描集成電路、中放集成電路、伴音集成電路、彩色解碼集成電路、AV／TV轉換集成電路、開關電源集成電路、遙控集成電路、麗音解碼集成電路、畫中畫解決集成電路、微解決器（CPU)集成電路、存儲器集成電路等。

音響用集成電路涉及AＭ/FＭ高中頻電路、立體聲解碼電路、音頻前置放大電路、音頻運算放大集成電路、音頻功率放大集成電路、圍繞聲解決集成電路、電平驅動集成電路、電子音量控制集成電路、延時混響集成電路、電子開關集成電路等。?影碟機用集成電路有系統控制集成電路、視頻編碼集成電路、MPEG解碼集成電路、音頻信號解決集成電路、音響效果集成電路、ＲＦ信號解決集成電路、數字信號解決集成電路、伺服集成電路、電動機驅動集成電路等。

錄像機用集成電路有系統控制集成電路、伺服集成電路、驅動集成電路、音頻解決集成電路、視頻解決集成電路。

１5、列舉幾種集成電路典型工藝。工藝上常提到0．２5,0.18指的是什么?(仕蘭微面試題?目)制造工藝：我們經常說的0.18微米、0.1３微米制程，就是指制造工藝了。制造工藝直接關系到ｃpu的電氣性能。而0.18微米、0．13微米這個尺度就是指的是ｃpｕ核心中線路的寬度。線寬越小,cpu的功耗和發熱量就越低,并可以工作在更高的頻率上了。所以以前0.18微米的cpｕ最高的頻率比較低,用０.１3微米制造工藝的cpu會比０.1８微米的制造工藝的發熱量低都是這個道理了。

cd

１6、請描述一下國內的工藝現狀。（仕蘭微面試題目)?１7、半導體工藝中,摻雜有哪幾種方式？(仕蘭微面試題目)?

根據摻入的雜質不同，雜質半導體可以分為N型和P型兩大類。N型半導體中摻入的雜質為磷等五價元素,磷原子在取代原晶體結構中的原子并構成共價鍵時,多余的第五個價電子很容易擺脫磷原子核的束縛而成為自由電子,于是半導體中的自由電子數目大量增長，自由電子成為多數載流子,空穴則成為少數載流子。Ｐ型半導體中摻入的雜質為硼或其他三價元素,硼原子在取代原晶體結構中的原子并構成共價鍵時,將因缺少一個價電子而形成一個空穴,于是半導體中的空穴數目大量增長，空穴成為多數載流子，而自由電子則成為少數載流子。?1８、描述CMOS電路中閂鎖效應產生的過程及最后的結果？

Latｃh-up閂鎖效應，又稱寄生PNPN效應或可控硅整流器(ＳCR,SiliconControllｅdRectiｆiｅr)效應。在整體硅的CＭOS管下，不同極性攙雜的區域間都會構成Ｐ-N結,而兩個靠近的反方向的P－N結就構成了一個雙極型的晶體三極管。因此CＭＯS管的下面會構成多個三極管，這些三極管自身就也許構成一個電路。這就是MOS管的寄生三極管效應。假如電路偶爾中出現了可以使三極管開通的條件,這個寄生的電路就會極大的影響正常電路的運作,會使原本的MOＳ電路承受比正常工作大得多的電流,也許使電路迅速的燒毀。Ｌａtｃｈ-up狀態下器件在電源與地之間形成短路，導致大電流、EＯS(電過載)和器件損壞。（仕蘭微面試題目）?19、解釋laｔｃｈ－uｐ現象和Anteｎｎaｅffect和其防止措施.（未知)?20、什么叫Ｌatcｈｕp?

閂鎖效應，又稱寄生PNPN效應或可控硅整流器(SCR,ＳiｌiconConｔｒｏllｅdReｃtifier）效應。（科廣試題）?２1、什么叫窄溝效應?

當JＦET或MESFET溝道較短，<1um的情況下,這樣的器件溝道內電場很高，載流子民飽合速度通過溝道,因而器件的工作速度得以提高，載流子漂移速度，通常用分段來描述,認為電場小于某一臨界電場時，漂移速度與近似與電場強成正比,遷移率是常數,當電場高于臨界時，速度飽和是常數。所以在短溝道中,速度是飽和的,漏極電流方程也發生了變化,,這種由有況下飽和電流不是由于溝道夾斷引起的而是由于速度飽和，,別名（科廣試題)

22、什么是ＮMOS、ＰMOＳ、CMOS？什么是增強型、耗盡型？什么是PNP、NＰN?他們有什么差別?(仕蘭微面試題目)?23、硅柵ＣOＭS工藝中N阱中做的是Ｐ管還是Ｎ管，N阱的阱電位的連接有什么規定？(仕蘭微面試題目）

24、畫出ＣMOＳ晶體管的CRＯSS-OVＥR圖（應當是縱剖面圖），給出所有也許的傳輸特性和轉移特性。(Infｉneon筆試試題)

25、以ｉntｅrvｅr為例,寫出Ｎ阱CMOＳ的ｐroｃess流程，并畫出剖面圖。(科廣試題）?２6、Pｌeasｅexplainhowｗｅdescriｂetheresｉstａnceinｓｅｍiconduｃtor.Coｍpaｒｅ?ｔheｒesiｓｔanceofaｍeｔal,ｐolyanｄdiｆｆusionintｒanditiｏnａｌCMＯＳprｏｃess.（威盛筆試題cｉrcuｉｔｄesign-beｉｊing-03.1１.0９）

2７、說明ｍos一半工作在什么區。（凹凸的題目和面試）

28、畫p－ｂuｌk的nmoｓ截面圖。(凹凸的題目和面試)

2９、寫scheｍaｔｉcnote（?）,越多越好。(凹凸的題目和面試)

30、寄生效應在ic設計中如何加以克服和運用。(未知)

31、太底層的MOS管物理特性感覺一般不大會作為筆試面試題，由于全是微電子物理，公式推導太羅索,除非面試出題的是個老學究。IＣ設計的話需要熟悉的軟件:Cadence，?Sｙｎopsｙs，Ａｖant,UNIX當然也要大約會操作。?3２、uｎix

命令cp

-r，

ｒm，ｕname。（揚智電子筆試)bosee２023-07-1５1１:3９：5１IC設計面試筆試題目集合分類

單片機、MCU、計算機原理?1、簡樸描述一個單片機系統的重要組成模塊，并說明各模塊之間的數據流流向和控制流?流向。簡述單片機應用系統的設計原則。(仕蘭微面試題目）

2、畫出8031與27１6(2Ｋ*8ROM）的連線圖,規定采用三-八譯碼器,8031的P2.５,P2.4和

P２.3參與譯碼,基本地址范圍為3000Ｈ－3FFFＨ。該２716有沒有重疊地址?根據是什么？若?有,則寫出每片２716的重疊地址范圍。(仕蘭微面試題目）?３、用8０51設計一個帶一個8*16鍵盤加驅動八個數碼管（共陽）的原理圖。(仕蘭微面試題目）?4、ＰＣI總線的含義是什么？PCI總線的重要特點是什么？(仕蘭微面試題目）?５、中斷的概念?簡述中斷的過程。(仕蘭微面試題目)

6、如單片機中斷幾個／類型,編中斷程序注意什么問題;（未知)?7、要用一個開環脈沖調速系統來控制直流電動機的轉速，程序由8051完畢。簡樸原理如下：由P3．4輸出脈沖的占空比來控制轉速,占空比越大，轉速越快;而占空比由K7-K０八個開關來設立,直接與P1口相連（開關撥到下方時為"0",撥到上方時為"1"，組成一個八位二進制數Ｎ）,規定占空比為N／25６。

（仕蘭微面試題目）

下面程序用計數法來實現這一功能,請將空余部分添完整。

MOVP1，#0FＦH

LOOP1：MOVR4,#0FFH

--------

MOVR3，#0０Ｈ

LＯOP2:MOVＡ，P１

----－－--

?SUBＢＡ，R3

JNZSKＰ１

?--------

SＫP1:MOVC,７0H

MOVＰ3.4,C

ACAＬLＤＥLAＹ:此延時子程序略

?-－------

?－-------

?AＪMPLOOP１

?8、單片機上電后沒有運轉，一方面要檢查什么？(東信筆試題）

9、WｈaｔｉsPCChipseｔ?(揚智電子筆試）

芯片組（Ｃhipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、內存的類型和最大容量、?IＳA/PＣＩ/AGＰ插槽、ECC糾錯等支持。南橋芯片則提供對KBC(鍵盤控制器)、RＴＣ（實時時鐘控制器)、USＢ(通用串行總線)、UltraDMA／33(66)EIDＥ數據傳輸方式和ACPＩ(高級能源管理）等的支持。其中北橋芯片起著主導性的作用，也稱為主橋(ＨostBriｄge)。

除了最通用的南北橋結構外，目前芯片組正向更高級的加速集線架構發展,Inｔeｌ的８xx系列芯片組就是這類芯片組的代表,它將一些子系統如IDＥ接口、音效、MＯDEM和USB直

接接入主芯片,可以提供比PＣI總線寬一倍的帶寬，達成了26６MＢ/s。?1０、假如簡歷上還說做過cpｕ之類，就會問到諸如ｃpｕ如何工作,流水線之類的問題。?(未知)?１1、計算機的基本組成部分及其各自的作用。(東信筆試題)?１2、請畫出微機接口電路中，典型的輸入設備與微機接口邏輯示意圖(數據接口、控制接口、所存器/緩沖器）。（漢王筆試)

13、cacｈe的重要部分什么的。(威盛VＩA2023.11.06上海筆試試題）

14、同步異步傳輸的差異（未知）

15、串行通信與同步通信異同，特點,比較。（華為面試題)?16、ＲS232ｃ高電平脈沖相應的TTＬ邏輯是?(負邏輯？)(華為面試題）

?_____＿_＿_＿__＿＿__＿__＿___＿_____＿__＿__＿＿___＿＿__________＿________＿_＿__＿________

信號與系統?1、的話音頻率一般為３０0~3400HZ,若對其采樣且使信號不失真，其最小的采樣頻率應為多大？若采用8KＨＺ的采樣頻率，并采用８ｂｉt的PＣＭ編碼,則存儲一秒鐘的信號數據量有多?大？(仕蘭微面試題目)?2、什么耐奎斯特定律,怎么由模擬信號轉為數字信號。（華為面試題)?３、假如模擬信號的帶寬為5ｋhｚ，要用8K的采樣率，怎么辦？(lucent)兩路?

4、信號與系統:在時域與頻域關系。(華為面試題)?５、給出時域信號，求其直流分量。（未知）

６、給出一時域信號,規定(1)寫出頻率分量，（2）寫出其傅立葉變換級數;(３)當波形通過低通濾波器濾掉高次諧波而只保存一次諧波時，畫出濾波后的輸出波形。（未知)?７、skｅtch連續正弦信號和連續矩形波（都有圖）的傅立葉變換。（Ｉnfineｏn筆試試題）

8、拉氏變換和傅立葉變換的表達式及聯系。（新太硬件面題）＿_______＿＿＿_＿___＿＿＿____＿_＿_______________＿＿＿_＿__＿_____＿___＿_＿＿＿_＿＿_______

DSＰ、嵌入式、軟件等

１、請用方框圖描述一個你熟悉的實用數字信號解決系統,并做簡要的分析;假如沒有，也可以自己設計一個簡樸的數字信號解決系統，并描述其功能及用途。（仕蘭微面試題?目)

2、數字濾波器的分類和結構特點。(仕蘭微面試題目）?3、IIR，FIR濾波器的異同。(新太硬件面題)?4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h(n)=-ａ＊h(n-１)+b*δ（n)

a．求h(n）的z變換；b.問該系統是否為穩定系統;c.寫出FIR數字濾波器的差分方程;（未知)?5、ＤSP和通用解決器在結構上有什么不同,請簡要畫出你熟悉的一種DＳP結構圖。(信威?dsp軟件面試題)?６、說說定點DSP和浮點DSP的定義（或者說出他們的區別)（信威ｄsp軟件面試題）

7、說說你對循環尋址和位反序尋址的理解.(信威dｓｐ軟件面試題)

8、請寫出【－8,７】的二進制補碼,和二進制偏置碼。用Ｑ1５表達出0.5和-０.５.(信威

ｄｓp軟件面試題)

９、ＤＳP的結構（哈佛結構)；(未知)?１0、嵌入式解決器類型（如ARＭ)，操作系統種類（Vxｗｏrks,ucos，winCＥ,linux），操作系

統方面偏CS方向了，在CＳ篇里面講了；（未知)?１1、有一個LDO芯片將用于對手機供電，需要你對他進行評估，你將如何設計你的測試項目？

１2、某程序在一個嵌入式系統(２00ＭCPＵ,5０ＭSDRAＭ)中已經最優化了，換到零一個系統（300MCPU，50MSＤRＡM）中是否還需要優化？(Intel）

13、請簡要描述HＵＦFＭAN編碼的基本原理及其基本的實現方法。(仕蘭微面試題目）?14、說出OSI七層網絡協議中的四層（任意四層）。（仕蘭微面試題目)?１5、Ａ）

（仕蘭微面試題目）

#incｌude

?vｏidteｓtｆ(ｉnt＊p)

{

?*p+＝1；

}

ｍain()

{

int*n,ｍ[2]；

ｎ=ｍ;

m[０］=1;

m[１]=8;

?teｓtf(n);

printf("Ｄａtavａlueis%d",*n);

?｝

------------－---－---－-－--－--－-

Ｂ）

?#inclｕde

voidtestｆ(ｉnｔ**p)

?{

?＊p+=1;

?}

?main()

?{iｎt*ｎ,m[２];

?n=m；

?m[０]=1；

m[１]=8;

ｔｅｓｔｆ(＆ｎ);

printf(Datａvalueis%ｄ",*n);

?｝

下面的結果是程序A還是程序B的?

Datａvalueｉs８

那么另一段程序的結果是什么?

１６、那種排序方法最快?(華為面試題）

1７、寫出兩個排序算法，問哪個好?（威盛）?1８、編一個簡樸的求n！的程序。(Inｆineon筆試試題)?19、用一種編程語言寫n!的算法。(威盛VIＡ2023．11．06上海筆試試題)?20、用C語言寫一個遞歸算法求N！；(華為面試題)

21、給一個Ｃ的函數,關于字符串和數組,找犯錯誤;（華為面試題)?2２、防火墻是怎么實現的?(華為面試題)?23、你對哪方面編程熟悉?(華為面試題）?24、冒泡排序的原理。（新太硬件面題)

２5、操作系統的功能。（新太硬件面題)

26、學過的計算機語言及開發的系統。(新太硬件面題)?27、一個農夫發現圍成正方形的圍欄比長方形的節省４個木樁但是面積同樣.羊的數目和正方形圍欄的樁子的個數同樣但是小于3６,問有多少羊?（威盛）?２8、Ｃ語言實現記錄某個ｃｅll在某．ｖ文獻調用的次數（這個題目真ｂt)（威盛VIA

202３.11.06上海筆試試題)

29、用C語言寫一段控制手機中馬達振子的驅動程序。(威勝)?30、用pｅrl或TCL／Tｋ實現一段字符串辨認和比較的程序。(未知)?31、給出一個堆棧的結構，求中斷后顯示結果,重要是考堆棧壓入返回地址存放在低端地址還是高端。(未知)?３2、一些DOS命令，如顯示文獻,拷貝,刪除。（未知）

33、設計一個類,使得該類任何形式的派生類無論怎么定義和實現，都無法產生任何對象實例。(IBM）

34、Wｈａtｉspre－emptｉon?(Intel)

3５、Whaｔisthestａteofaprｏcｅssｉｆａreｓｏurceiｓｎｏtavailablｅ？（Intel)

３６、三個floatａ,ｂ,ｃ;問值(ａ＋b)+ｃ==(b＋a)+ｃ,(ａ+ｂ）+c==(a+ｃ)＋b。(Intel)

?3７、把一個鏈表反向填空。

（luceｎt)

38、x^4+a*x^3+x^2+c*x+d最少需要做幾次乘法?(Dephi)

?_＿_____＿_______＿_＿____＿_＿＿____＿__＿__＿_＿_______________＿＿___＿___＿____＿_______?

主觀題

1、你認為你從事研發工作有哪些特點？（仕蘭微面試題目)?2、說出你的最大弱點及改善方法。（威盛VIA２０2３．11．06上海筆試試題)

3、說出你的抱負。說出你想達成的目的。題目是英文出的，要用英文回答。（威盛VIA?20２3.１1.0６上海筆試試題)

４、我們將研發人員分為若干研究方向,對協議和算法理解（重要應用在網絡通信、圖象

語音壓縮方面）、電子系統方案的研究、用MCＵ、DＳP編程實現電路功能、用ASIC設計技術設計電路(涉及MCU、DSP自身)、電路功能模塊設計（涉及模擬電路和數字電路）、集成電路后端設計(重要是指綜合及自動布局布線技術）、集成電路設計與工藝接口的研究。你希望從事哪方面的研究？(可以選擇多個方向。此外，已經從事過相關研發的人員可以具體描述你的研發經歷)。(仕蘭微面試題目)?5、請談談對一個系統設計的總體思緒。針對這個思緒，你覺得應當具有哪些方面的知?識?(仕蘭微面試題目）?6、設想你將設計完畢一個電子電路方案。請簡述用EＤA軟件(如PROTEL)進行設計（涉及原理圖和PCB圖）到調試出樣機的整個過程。在各環節應注意哪些問題?電源的穩定,電

容的選取,以及布局的大小。（漢王筆試）

共同的注意點

1．一般情況下，面試官重要根據你的簡歷提問,所以一定要對自己負責,把簡歷上的東西

搞明白;

2.個別招聘針對性特別強，就招目前他們確的方向的人,這種情況下,就要投其所好，盡量介紹其所關心的東西。?3．其實技術面試并不難，但是由于很多東西都忘掉了，才覺得有些難。所以最佳在面試前把該看的書看看。?4.雖然說技術面試是實力的較量與體現，但是不可否認，由于不用面試官／公司所專領域及愛好不同,也有面試也有很大的偶爾性,需要冷靜對待。不能由于被拒,就否認自己或責罵公司。?5.面試時要takeｉteａsy,對越是自己鐘情的公司越要這樣。????各大公司電子類招聘題目精選

?

?

模擬電路

1、基爾霍夫定理的內容是什么？（仕蘭微電子）?2、平板電容公式(Ｃ＝εS/4πkd)。（未知）?3、最基本的如三極管曲線特性。(未知)

4、描述反饋電路的概念，列舉他們的應用。(仕蘭微電子)?５、負反饋種類(電壓并聯反饋,電流串聯反饋,電壓串聯反饋和電流并聯反饋）;負反饋的優點（減少放大器的增益靈敏度,改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真,有效地擴展放大器的通頻帶,自動調節作用)(未知)?6、放大電路的頻率補償的目的是什么，有哪些方法？(仕蘭微電子）?7、頻率響應,如：怎么才算是穩定的，如何改變頻響曲線的幾個方法。(未知)

８、給出一個查分運放,如何相位補償，并畫補償后的波特圖。(凹凸）?9、基本放大電路種類(電壓放大器,電流放大器,互導放大器和互阻放大器),優缺點,特別是廣泛采用差分結構的因素。(未知)?10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）

11、畫差放的兩個輸入管。(凹凸)?12、畫出由運放構成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的運放電路。(仕蘭微電子)?13、用運算放大器組成一個1０倍的放大器。(未知）?14、給出一個簡樸電路，讓你分析輸出電壓的特性（就是個積分電路),并求輸出端某點的

riｓe/fａll時間。(Infineon筆試試題)?15、電阻Ｒ和電容Ｃ串聯，輸入電壓為Ｒ和Ｃ之間的電壓，輸出電壓分別為Ｃ上電壓和Ｒ上電壓，規定制這兩種電路輸入電壓的頻譜,判斷這兩種電路何為高通濾波器,何為低通濾波器。當RC＜<T時,給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。(未知）

16、有源濾波器和無源濾波器的原理及區別？（新太硬件）?1７、有一時域信號Ｓ=V0sin（2piｆ０t）+V1cｏs（２ｐiｆ1t）+V２sin（２pif3t+90）,當其通過低通、帶通、高通濾波器后的信號表達方式。（未知)?18、選擇電阻時要考慮什么？（東信筆試題）?１９、在ＣＭOS電路中,要有一個單管作為開關管精確傳遞模擬低電平，這個單管你會用Ｐ管還是Ｎ管，為什么？(仕蘭微電子)

２0、給出多個mos管組成的電路求5個點的電壓。(Ｉnfｉneoｎ筆試試題)

21、電壓源、電流源是集成電路中經常用到的模塊，請畫出你知道的線路結構，簡樸描述其優缺陷。（仕蘭微電子）

2２、畫電流偏置的產生電路，并解釋。(凹凸）

2３、史密斯特電路,求回差電壓。(華為面試題)?２4、晶體振蕩器,仿佛是給出振蕩頻率讓你求周期（應當是單片機的,12分之一周期...．)

（華為面試題）?2５、ＬＣ正弦波振蕩器有哪幾種三點式振蕩電路,分別畫出其原理圖。(仕蘭微電子)?2６、VCO是什么，什么參數（壓控振蕩器?)（華為面試題）?２7、鎖相環有哪幾部分組成？(仕蘭微電子）?2８、鎖相環電路組成，振蕩器（比如用D觸發器如何搭）。（未知)?29、求鎖相環的輸出頻率，給了一個鎖相環的結構圖。(未知)

３０、假如公司做高頻電子的,也許還要ＲF知識,調頻,鑒頻鑒相之類,不一一列舉。（未知)?３1、一電源和一段傳輸線相連(長度為Ｌ,傳輸時間為T）,畫出終端處波形，考慮傳輸線無損耗。給出電源電壓波形圖,規定繪制終端波形圖。（未知）

32、微波電路的匹配電阻。（未知）?３３、DＡC和ADC的實現各有哪些方法?(仕蘭微電子）?３４、Ａ/Ｄ電路組成、工作原理。(未知)

3５、實際工作所需要的一些技術知識(面試容易問到)。如電路的低功耗,穩定,高速如何做到，調運放,布版圖注意的地方等等,一般會針對簡歷上你所寫做過的東西具體問,肯定會問得很細（所以別把什么都寫上,精通之類的詞也別用太多了),這個東西各個人就不同樣了,不好說什么了。（未知)

＿_____＿_＿______＿＿______＿____＿＿________＿＿___＿__________＿＿__＿__＿＿____＿___?

數字電路?1、同步電路和異步電路的區別是什么？(仕蘭微電子）?2、什么是同步邏輯和異步邏輯?（漢王筆試)?同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系。?3、什么是"線與"邏輯，要實現它,在硬件特性上有什么具體規定?（漢王筆試)

線與邏輯是兩個輸出信號相連可以實現與的功能。在硬件上,要用oc門來實現,由于不用oｃ門也許使灌電流過大,而燒壞邏輯門。同時在輸出端口應加一個上拉電阻。

4、什么是Sｅtup和Hｏｌdｕp時間？(漢王筆試)

5、setｕp和holdｕp時間,區別.（南山之橋)

6、解釋sｅtｕptｉｍｅ和hoｌdｔiｍe的定義和在時鐘信號延遲時的變化。(未知）?７、解釋sｅtup和hｏldtimeｖioｌatｉon，畫圖說明,并說明解決辦法。（威盛VIＡ

?２0２3．１1.06上海筆試試題）?Ｓｅｔup/hoｌdtime是測試芯片對輸入信號和時鐘信號之間的時間規定。建立時間是指觸發器的時鐘信號上升沿到來以前，數據穩定不變的時間。輸入信號應提前時鐘上升沿(如上升沿有效)T時間到達芯片,這個T就是建立時間-Setuptime．如不滿足setuｐtｉme,這個數據就不能被這一時鐘打入觸發器，只有在下一個時鐘上升沿,數據才干被打入觸發器。保持時間是指觸發器的時鐘信號上升沿到來以后，數據穩定不變的時間。假如hoｌdtimｅ不夠，數據同樣不能被打入觸發器。?建立時間(SetｕpTｉｍe）和保持時間（Ｈoｌｄtime）。建立時間是指在時鐘邊沿前,數據信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數據信號需要保持不變的時間。假如不滿足建立和保持時間的話，那么DFF將不能對的地采樣到數據，將會出現metａstabiｌｉty的情況。假如數據信號在時鐘沿觸發前后連續的時間均超過建立和保持時間,那么超過量就分別被稱為建立時間裕量和保持時間裕量。

8、說說對數字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險如何消除。（仕蘭微電子）

９、什么是競爭與冒險現象?如何判斷?如何消除?(漢王筆試)

在組合邏輯中，由于門的輸入信號通路中通過了不同的延時，導致到達該門的時間不一致叫競爭。產生毛刺叫冒險。假如布爾式中有相反的信號則也許產生競爭和冒險現象。解決方法：一是添加布爾式的消去項,二是在芯片外部加電容。

10、你知道那些常用邏輯電平？TＴL與CＯＭＳ電平可以直接互連嗎？（漢王筆試）?常用邏輯電平:12Ｖ,5V,3.3V；ＴＴＬ和CMOＳ不可以直接互連,由于TＴL是在0.3-3.6V之間，而ＣＭＯS則是有在12Ｖ的有在5V的。CMOＳ輸出接到TTL是可以直接互連。TＴＬ接到ＣMOS需要在輸出端口加一上拉電阻接到５Ｖ或者12V。

１１、如何解決亞穩態。(飛利浦－大唐筆試）

亞穩態是指觸發器無法在某個規定期間段內達成一個可確認的狀態。當一個觸發器進入亞?穩態時,既無法預測該單元的輸出電平,也無法預測何時輸出才干穩定在某個對的的電平?上。在這個穩定期間，觸發器輸出一些中間級電平，或者也許處在振蕩狀態,并且這種無?用的輸出電平可以沿信號通道上的各個觸發器級聯式傳播下去。

12、IＣ設計中同步復位與異步復位的區別。(南山之橋)?13、MOOＲE與MEELEY狀態機的特性。(南山之橋)

14、多時域設計中，如何解決信號跨時域。(南山之橋)?15、給了reg的setup,holｄ時間，求中間組合邏輯的deｌaｙ范圍。（飛利浦-大唐筆試）

Ｄelaｙ＜ｐerioｄ-seｔup–hoｌｄ

16、時鐘周期為T,觸發器Ｄ1的建立時間最大為T1max,最小為Ｔ1miｎ。組合邏輯電路最大延

遲為T2max，最小為T２ｍin。問,觸發器D2的建立時間Ｔ3和保持時間應滿足什么條件。(華

為)

17、給出某個一般時序電路的圖，有Tｓetｕp,Tdｅｌａy,Tcｋ->q，尚有cｌocｋ的dｅlaｙ,寫出決?定最大時鐘的因素,同時給出表達式。(威盛VIA2023.11.06上海筆試試題）

18、說說靜態、動態時序模擬的優缺陷。（威盛VIＡ20２3.１1.06上海筆試試題)?19、一個四級的Ｍux,其中第二級信號為關鍵信號如何改善timiｎg。（威盛ＶＩA

２0２3.11.06上海筆試試題）

２0、給出一個門級的圖,又給了各個門的傳輸延時,問關鍵途徑是什么，還問給出輸入，

使得輸出依賴于關鍵途徑。（未知)?２１、邏輯方面數字電路的卡諾圖化簡,時序(同步異步差異）,觸發器有幾種(區別,優

點）,全加器等等。（未知）?２2、卡諾圖寫出邏輯表達使。(威盛VIA2023．11.0６上海筆試試題）?23、化簡F（A，B,C，D)=ｍ(1，３,４,5,1０，1１，12,１3，14,１5)的和。(威盛）

２4、pleａsｅsｈoｗtｈｅＣMOＳinverｔｅrｓchmatｉｃ,ｌａyｏｕｔanditscrｏsssｅctionｗithP-?wｅllproｃｅss．Ｐlotitsｔranｓfｅrｃurvｅ（Ｖoｕt-Vin)Aｎｄalsｏｅxplaiｎthe

?operationregｉonofPＭOSａnｄNMOSforｅachsegmenｔｏfthetraｎsfｅrｃurve？(威?盛筆試題ｃｉrcuiｔdｅｓｉｇn-beijing-03.1１．０9）?25、TodesignaＣMＯSinｖeｒtoｒwithbaｌａｎｃeｒｉseanｄfａlｌｔｉme，ｐｌ