6.4集成寄存器和移位寄存器寄存器與移位寄存器均是數字系統中常見的主要部件，寄存器用來存入二進制數碼或信息，移位寄存器除具寄存器的功能外，還可將數碼移位。6.4.1寄存器

1.寄存器寄存器是存放二進制數碼，就必須有記憶單元即觸發器，每個觸發器能存放一位二進制碼，存放N位數碼，就應具有N個觸發器。寄存器為了保證正常存數，還必須有適當的門電路組成控制電路。圖6–41四位鎖存器的邏輯圖寄存器接收數碼或信息的方式有兩種：單拍式和雙拍式。雙拍式。第一拍，在接收數據前，先用復零負脈沖使所有觸發器恢復至“0”態。第二拍，在接受指令端加入接受指令(正脈沖)。將每一個與非門打開，把輸入端數據寫入相應的觸發器中。單拍式。接受命令將全部與非門打開，如輸入數據是1，則使Sd=0、Rd=1,觸發器無論原來是何態，均將觸發器置“1”，即將數據“1”寫入觸發器。如輸入數據是“0”，則使Sd=1，Rd=0,觸發器置“0”，將數據寫入觸發器。利用Rd,Sd端，而將輸入激勵端作為它用，圖6-43即是采用Rd,Sd寄存數據的電路。其中，圖(a)是雙拍式，圖(b)是單拍式。圖6–43利用Rd,Sd組成寄存器2.基本寄存器通常所說的寄存器均為基本寄存器。圖6-42是中規模集成四位寄存器74LS175的邏輯圖，其功能表如表6-21所示。圖6–4274LS175表6–21功能表

當時鐘脈沖CP為上升沿時，數碼D0~D3可并行輸入到寄存器中去，因此是單拍式。四位數碼Q0~Q3并行輸出，故該寄存器又可稱為并行輸入、并行輸出寄存器。Cr為0，則四位數碼寄存器異步清零。CP為0，Cr為1，寄存器保存數碼不變。若要擴大寄存器位數，可將多片器件進行級聯。6.4.2移位寄存器

移位寄存器的設計比較容易，因為它的狀態要受移位功能的限制。如原態為010，當它右移時，其次態只有兩種可能，當移進1時，則次態為101；如移進0，則次態為001。不可能有其它的次態出現，否則就失去移位功能。以3位右移為例，輸入信號用ＳR表示。則狀態遷移可用方程表示如下：

用D觸發器組成時，由于Qn+1=D，故D0=SR，D1=Qn0,D2=Qn1，按此方程連接電路如圖6-44(a)所示。如用JK觸發器實現，由于其特征方程為，故將移位方程作如下變化圖6–44三位右移寄存器(a)D觸發器實現；(b)JK觸發器實現如要組成左移如要組成左移則圖6–45三位左移寄存器(a)

D觸發器實現；(b)

JK觸發器實現

將左、右移三位寄存器結合在一起，加上控制信號X，就可組成雙向移位寄存器，X=1左移，X=0右移。以D觸發器為例，其激勵函數為圖6–46三位雙向移位寄存器6.4.3集成移位寄存器功能分析及其應用1.典型移位寄存器介紹74LS194是一種典型的中規模集成移位寄存器。它是由4個RS觸發器和一些門電路所構成的4位雙向移位寄存器。其邏輯圖及符號圖如圖6-47所示，功能表如表6-22所示。圖6–4774LS194四位雙向通用移位寄存器(a)邏輯電路圖；(b)慣用符號；(c)新標準符號表6–2274LS194功能表

2.移位寄存器的應用

(1)在數據傳送體系轉換中的應用。數字系統中的數據傳送體系有兩種，具體介紹如下：串行傳送體系。每一節拍只傳送一位信息，N位數據需N個節拍才能傳送出去。并行傳送體系。一個節拍同時傳送N位數據。在數字系統中，兩種傳送系統均存在，如計算機主機對信息的處理和加工是并行傳送數據的，而信息的傳播是串行傳送數據的，因此存在兩種數據傳送體系的轉換。①串行轉換為并行。圖6–48串行轉換為并行示意圖②并行轉換為串行。圖6–49并行轉換為串行示意圖

例12

用74LS194組成七位串行輸入轉換為并行輸出的電路。解轉換電路如圖6-50所示，其轉換過程的狀態變化如表6-23所示。圖6–50七位串入→并行輸出轉換電路表6-23七位串入—并出狀態表

例13

用74LS194組成七位并入轉換為串出。

解圖6-51是轉換電路，其轉換過程的狀態變化如表6-24所示。圖6–51七位并入—串出轉換電路表6-24七位并入—串出狀態表(2)組成移位型計數器。圖6–52移位型計數器一般結構圖6–53移位寄存器的全狀態圖三位移位寄存器全狀態圖；(b)四位移位寄存器全狀態圖

例14

設計模10移位型計數器。

解模10計數器需4級觸發器，所以從圖6-53的四位移位寄存器全狀態圖上選循環周期為10的狀態遷移序列。當然會有多種不同的選取組合，從中任選一種即可。我們選如下序列：0→8→4→10→13→14→15→7→3→1其余不用的狀態可作為無關項處理，為了保證具有自啟動能力，將其引入有效循環如圖6-54所示。實現器件可以用觸發器和門電路實現；也可選取中規模集成電路實現。圖6–54例14狀態遷移圖表6-25狀態遷移關系圖6–55例14移位型十進制計數器

移位型計數器中有兩種常用計數器，即環型計數器和扭環型計數器。環型計數器具有如下特點：其進位模數與移位寄存器觸發器數相等；結構上其反饋函數F(Q1Q2…Qn)=Qn，圖6-56是用74LS194構成的四位環型計數器及其狀態遷移圖。如起始態為Q0Q1Q2Q3=1000，其狀態遷移為1000→0100→0010→0001，但存在無效循環和死態(如0和15)，即無自啟動能力。圖6–56四位環型計數器

由于我們選定環型計數器每個狀態只有一個“1”(或選定每個狀態只有一個“0”)，故無需譯碼即可直接用于順序脈沖發生器。但環型計數器狀態利用率低，16個狀態僅利用了4個狀態。

扭環型計數器(又稱為約翰遜計數器)。其特點是：進位模為移位寄存器觸發器級數n的2倍，即為2n；電路結構上反饋函數F(Q1Q2…:Qn)=Qn。圖6-57是用74LS194構成的扭環形計數器，由于存在一個無效循環，故無自啟動能力。圖6–57四位扭環型計數器

扭環形計數器可以獲得偶數計數器(或稱為偶數分頻器)，如要獲得奇數分頻器，其反饋函數由相鄰兩觸發器組成，即F=QmQm+1。其規律如下：以右移為例，F=Q0Q1得三分頻電路；F=Q1Q2得五分頻電路；F=Q2Q3

得七分頻電路。如要得九分頻以上的電路，則應將多片四位74LS194擴展為八位，舉例如下。

例1574LS194電路如圖6-58所示，列出該電路的狀態遷移關系，并指出其功能。解狀態遷移關系如表6-26所示，由所得狀態遷移關系，可看出是七個狀態一循環，故為7分頻電路，即fo=1/7fCP。其波形圖如圖6-59所示。圖6-58例15電路圖表6–26狀態遷移關系圖6–59例15波形圖圖6–60三種奇數分頻電路*6.5序列信號發生器

序列信號發生器是能夠循環產生一組或多組序列信號的時序電路，它可以用移位寄存器或計數器構成。序列信號的種類很多，按照序列循環長度M和觸發器數目n的關系一般可分為三種：

(1)最大循環長度序列碼，M=2n。

(2)最長線性序列碼(m序列碼)，M=2n-1。

(3)任意循環長度序列碼，M<2n。6.5.1序列信號發生器的設計1.反饋移位型序列信號發生器圖6–61反饋移位型序列信號發生器框圖

其設計按以下步驟進行：

(1)根據給定序列信號的循環長度M，確定移存器位數n,2n-1<M≤2n。

(2)確定移位寄存器的M個獨立狀態。將給定的序列碼按照移位規律每n位一組，劃分為M個狀態。若M個狀態中出現重復現象，則應增加移存器位數。用n+1位再重復上述過程，直到劃分為M個獨立狀態為止。

(3)根據M個不同狀態列出移存器的狀態表和反饋函數表，求出反饋函數F的表達式。

(4)檢查自啟動性能。

(5)畫邏輯圖。

例16

設計一個00011101序列發生器。解

(1)確定移存器的位數n。因M=8，故n≥3，選定為三位，用74LS194的三位。

(2)確定移存器的八個獨立狀態。將序列碼00011101按照每三位一組，劃分為八個狀態，其遷移關系如下所示：(3)作出反饋函數表，如表6-27所示，由遷移關系可看出移存器只進行左移操作，因此S1=1,S0=0。將F(SL)的卡諾圖填入圖6-62(a)中，選用四選一實現F(SL)函數，其邏輯圖如圖6-62(b)所示。表6–27反饋函數表圖6–6200011101序列信號發生器

例17

設計一個產生100111序列的反饋移位型序列信號發生器。解

(1)確定移存器位數n。因M=6，故n≥3。

(2)確定移存器的六個獨立狀態。將序列碼100111按照移位規律每三位一組，劃分六個狀態為100、001、011、111、111、110。其中狀態111重復出現，故取n=4，并重新劃分六個獨立狀態為1001、0011、0111、1111、1110、1100。因此確定n=4，用一片74LS194即可。(3)反饋激勵函數表，求反饋函數F的表達式。根據每一狀態所需要的移位輸入即反饋輸入信號，列出反饋函數表如表6-28所示。從表中可見，移存器只需進行左移操作，因此反饋函數F=SL。表6-28也表明了組合反饋網絡的輸出和輸入之間的函數關系，因此可填出F的卡諾圖如圖6-63(a)所示，并求得表6–28例17反饋函數表(4)檢查自啟動性能。圖6–63例17F的卡諾圖和移存器的全狀態圖圖6–64修正后的全狀態圖和F的卡諾圖圖6–65例17邏輯電路圖2.計數型序列碼發生器圖6–66計數型序列碼發生器結構框圖

例18

設計1101000101序列信號發生器。解由于給定序列長度P=10，故先用74LS161設計一個模10的計數器，我們利用74LS161的預置端LD，用后10個狀態，即0110~1111。令該10個狀態中每一個狀態的輸出符合給定序列的要求，列出其真值表如表6-29所示，對應的輸出卡諾圖如圖6-67(a)所示。采用八選一數據選擇器實現，電路如圖6-67(b)所示。表6–29真值表圖6–67例18設計過程及邏輯圖

例19

設計一個能同時產生兩組代碼的信號發生器，這兩組代碼分別是：F1=110101和F2=010110。

解首先用74LS194設計一個具有自校正的模6扭環型計數器如圖6-68(a)所示，并畫出輸出序列卡諾圖如圖6-68(b)所示。然后用一片3-8譯碼器和與非門實現輸出組合邏輯。最后畫出邏輯圖如圖6-68(c)所示。圖6–68例19的設計過程及邏輯圖6.5.2m序列碼發生器m序列碼也稱偽隨機序列碼，其主要特點是：

(1)每個周期中，“1”碼出現2n-1次，“0”碼出現2n-1-1次，即0、