半導體概論何謂半導體

?半導體?在常溫下，導電實力介于導體和不導體之間的物質.

良導體

:電性能和熱性能好的物體。

不導體

:完全不能導電和傳熱的物體。（絕緣體）SEMI+CONDUCTOR導體半2/39

何謂半導體

?

半導體

(Semi-Conductor)-原本不通電，但在一些

(?)條件下具有導體特性的物質

(一些條件

-光,熱,摻雜物

(Dopant))

導體絕緣體半導體導電性能好導電率很大具有導體和絕緣體的優點比電阻約為(

電阻率)為導體和絕緣體的中間值半導體特點-通常溫度上升時導體的阻抗增加，但半導體反而減小。-依據摻雜于半導體中摻雜物的量可調整阻抗。-也可起把溝通電轉換為直流電的整流作用。-若半導體受到光，則阻抗減小或者可以產生電流。-大部分為晶體，但也有無定形的(Amorphous).導電性能差導電率幾乎為Zero3/39半導體的發展半導體的發展真空管晶體管集成電路(IC)4/39半導體的應用領域

依據半導體的運用領域分類

家庭

TV,洗衣機,冷藏庫,計算機,微波爐,自動照相機.電子鑰匙,空調,lighter的電壓倍頻電路,自動自手縫紉機等用于生活便利化,電力消耗的節減,智能化

工廠

產業用機器人,自動限制裝置,自動測定裝置

醫院

人工心臟,計算機斷層攝影,X縣攝影裝置,體液分析裝置

汽車,飛機等

引擎限制器,速度計,燃料報警裝置,自動導航裝置,燈光限制,汽車雨刷

廣播局

麥克風,送信裝置,收信裝置,各種播放裝置

其他

自動檢票,電子付費機,雷達,電梯,導彈,計算機,電子表,自動檢測儀,

家電用

TV,洗衣機,微波爐,空調,自動照相機

汽車

引擎限制,燈光限制,汽車雨刷

玩具

游戲機,照相機

住宅器械

自動門,自動照明,電子鑰匙,防犯防火裝置

自動儀器

自動販賣機,自動車床,產業用機器人,自動制造儀

測定儀

自動測定裝置,數據記錄裝置

5/39數碼產品游戲機移動通訊產品計算機半導體的應用

辦公器械

臺式及便攜式計算器,金錢記錄儀

郵局,銀行終端裝置,現金撥款機,電子付費機

限制器械

交通限制,自動檢票,電梯,船舶方向的調整,自動導航裝置

醫療器械

患者監視器,人工心臟,X線照明裝置

防衛產業用

坦克,導彈,雷達,飛機,大炮,通訊

信息處理器械

傳送裝置,CRT終端,打印機,電子計算器

農業器械人工栽培,人工飼育,自動檢測儀器

利用半導體性質的領域

阻抗隨溫度變更的性質

冰箱,微波爐,空調,自動供暖引擎限制,防火裝置,防犯裝置,植物自動栽培,自動門等

阻抗隨光線亮度變更的性質

自動照明,內窺鏡,自動運用裝置等

阻抗隨壓力變更的性質校內廣播,電話,音響器械等6/39SERVERDESKTOWER,NOTEBOOKNETWORKSOFTWARE半導體產業特點尖端核心零部件產業–裝備/設備Timing產業–難以預料市場變更高增值,高成長產業高Risk產業–初期投資規模大(數千億~數兆元)代表性技術集中型產業(尖端人才)7/39半導體產業的分類分類特點主要企業綜合半導體

設計,

加工,

組裝,

行銷

需要大規模

R&D及設備投資因特爾,三星,Hynix,Micron.NEC專業組裝專門組裝加工的wafer/封裝需要積累下來的經驗并確?？蛻鬉TK,ChipPAC

,東部,ASE鑄造廠專門加工wafer及制造芯片

初期設備規模大,生產規模適當TSMC,UMC,東部專業設計無生產設備，

專門設計需要人才

及設計技術力量Qualcomm

,Altera

,

Xilinx

依據半導體制造形態的分類8/39HSSL產品的種類MemoryDRAMSRAMFLASHSystemICLCDDriverICMicroControllerUnitCMOSImageSensorLogicDevices揮發性Memory制品(運用于ComputerMemory等處)EDO,SDR,DDR,DDR2,GraphicDRAM揮發性Memory制品(運用于手機等處)PseudoSRAM,SlowSRAM非揮發性制品(MP3,手機等處運用)NorFlash,NANDFlash驅動LCDPanel的驅動IC麥克用的制品STB,Bluetooth,RFPLL,LIC等.光能量與電信號轉換的顯示傳感器1個

CPU

chip,memory,做成裝置內部的各種預制回路內臟的Computer制品.9/3910/392010世界半導體廠商排名10/392010世界半導體廠商排名HSSL的半導體技術頭發

:70?0.1?＝100nm=1/10,000mm?頭發的

1/70070?11/39半導體種類

存儲器半導體–“記憶功能“DRAM–只能記憶一段時間(Refresh)閃存–長期記憶(斷電也能維持記憶)非存儲器半導體–“想“微型處理器(CPU),Alphachip訂購型半導體(ASIC)–把確定電子產品特性的主要功能設計到一個CHIP內電子產品企業托付半導體公司制作例)快捷撥號盤,除噪功能,短路防止技術等12/39

何謂Memory?Memory分類?VolatileMemory:除去電源時Data將消逝的Memory(RAM)-DRAM(DynamicRandomAccess)–MainMemory-SRAM(StaticRandomAccess)–Cache,游戲機?Non-volatileMemory:即使電源Off也能保持Data(ROM)-MaskROM–Noterasable(電子詞典,電子樂器,游戲機)-EPROM-ErasedbyUV-EEPROM–Electricallyerasable&ProgramROM-FlashMemory–克服EEPROM的界限(存儲大容量信息)可替代HardDisk

13/39DRAM的概要

○.DynamicRandomAccessMemoryDynamic–動感且變更多(若斷電Data將消逝)Random–可讀寫Access-訪問DataMemory-記憶元件○.DRAM的特點單位記憶元件(Cell)–1TR&1CapRefreshAddressMultiplexHighDensityWLBL14/39DRAMFLOOR15/39

半導體概要(原理)

○.半導體元件的組成要素

(電特性)-電子

(Electron)–Negative/N-type-孔

(Hole)–Positive/P-type

○.半導體材料-Si,Ge,GeAs,GeP-多運用硅的理由(耐熱/易求(沙,石,玻璃等)/穩定-氧化物)Ex)沙->多晶體硅->單晶體硅

發光二極管

半導體激光

高頻振蕩元件16/39

半導體主材料

(Si)Silicon(Si–硅

)–周期表上的

4B族,碳族元素，非金屬元素元素記號

:Si原子記號

:14原子量

:28.085熔點

:1414℃沸點

:2335℃比重

:2.33(18℃)在自然界并不以玻璃形式存在，而是以氧化物、硅酸鹽等形式存在作為巖石的主要組成部分，在地球中的含量僅次于氧氣.穗,竹子,香草

/硅藻類/動物的翼毛,腳趾甲,海面等中含有硅元素鉆石結構，空氣中常溫下穩定，但加熱時與氯、氧氣、氮氣等反應.硅石通常在電爐中利用木碳或者焦炭還原而得。(99%)–

半導體材料純度

:Six-nine/Tennine半導體主原料

–晶體管,

二極管鋼鐵材料

–

硅化鐵

(70%),高硅鐵

(15%),電信,電話線

(4.5%)

鋁合金17/39

半導體制造

Overview

沙子變成金

…半導體設計Wafer制造檢查/TestChip制造封裝/PKGDiffT/FPhotoETCHC&C制造YA/PI/FA單晶體的生長Ingot制造Wafer切割Wafer表面研磨電路設計CAD操作DesignArchitectureEPMPt1,Pt2Hot/ColdFEOG檢查DieSawingDieAttachGoldWiringPlasticMoldingPKGTest/檢查18/39

半導體的3大原材料1)Wafer2)Mask(掩膜)3)引線框

(LeadFrame)

作為制造半導體的硅基板(Wafer)，可通過工程實現期望的電路

使其具有電特性.200300mm(8INCH12INCH)

為了在Wafer上印制所希望的電路而設計的底片，通過拍攝該底片在Wafer上

制作電路.

作為用于連接完成的wafer芯片(chip)和其他電路的連接線的制作基礎，運用導電性好的銅絲.19/39半導體的制造工程?半導體由原材料、裝備(設備)、好用程序(去離子水,化學藥品,氣體,電)等制作而成.1)基本概念圖晶片掩膜引線框電路設計工程FAB工程封裝工程測試工程半導體IC投入原材料并經工程處理制造IC的半導體制造過程原材料INPUT工程(加工)PROCESS產品出貨/銷售OUTPUT20/39半導體制造Flow由沙子制造出高純度單晶體硅晶的過程制造Wafer設計實現于Wafer上的電路的過程電路設計將所設計的電路按不同層次畫在玻璃掩膜上的過程制作掩膜在Wafer表面形成不同類型的膜，重復利用已生成的掩膜有選擇地切割特定部分的操作，從而構成電路的全過程。簡稱FAB。Wafer加工(Fabrication)將Wafer上的芯片切割成單個并與引線框相結合組裝成成品的過程

組裝(Ass’y)測試成品是否正常工作的過程

測試(Test)21/39Wafer(BareWafer)制造

FlowPolysilicon將Ingot所需原輔料投入到

GowerCrystalgrowing在高溫下將Polysilicon熔化為液體狀態后

漸漸冷卻從而制成單晶體錠(Ingot)Evaluation分析和評估生長的單晶體是否符合要制造的產品特點Slicing將單晶體錠(Ingot)切割為Wafer形態Lapping進行Wafer厚度減薄操作和平面化操作Etching去除Wafer表面的

Damage及摻雜物22/39HeatTreatment高溫加熱Wafer后急速冷卻，從而調整Wf阻抗Polishing維持Wafer表面的平面度并限制厚度Cleaning去除Polishing工藝中產生的摻雜物Inspection檢查Wafer表面的Particle或者污染狀態Packing只允許通過測試的產品出貨23/39

半導體

FabProcessFlowMask制作OxidationPRCoatingExposeDevelopETCHIonImplantCLNCVDCMPF/OMetalDepositionAssembly25/39Photo(Lithography)在玻璃襯底上形象化半導體的微細Pattern運用曝光系統將設計者制作的電路投影到Wafer上面的工程PRCoatingExposeDevelopmentEtchingPRStripMask制作過程PhotoProcessing26/39Etching(蝕刻

)對于未進行Masking的部分，運用Plasma(Chemical)選擇性地去除期望部位的PatternPostMaskAfterPRStrip/CleaningEtchingDryEtchingSystemDryEtching在Chamber內通過Gas和電場的相互作用形成Plasma,通過基于Plasma和

Radical的物理,化學反應蝕刻期望的LayerAnisotropicEtch(各向異姓

)WetEtching基于WetChemical的蝕刻IsotropicEtch(無方向性)難以限制CD最近幾乎不被接受27/39Diffusion(擴散)Diffusion-與氣體,固體,液體等物質無關，只因濃度差而引起物質移動的現象半導體Apps–IonImplantation:Si襯底,Layer內注入摻雜物后因后續熱工程而擴散-Oxidation(氧化):Si襯底內的O2,H2O擴散導致形成Si02(Wet/Dry..高溫)-CVD(化學氣相蒸鍍):在確定溫度、壓力下將含有所希望的薄膜元素的Gas引到襯底表面，并通過襯底表面的化學反應而完成的蒸鍍28/39ThinFilm(薄膜)Device上蒸鍍疏通電信號所需的金屬配線以及形成配線間絕緣所需的氧化硅膜,氮化硅膜等的工程在半導體Process上指在wafer表面形成Oxide,Al,Au等膜的工程.即,Oxide薄膜是為了從內部物理作用愛護具有必要特性的芯片，Al薄膜則用于連接單位元件間電特性。Metallization(Sputtering)PVD(PhysicalVaporDeposition)-Evaporation-Sputtering(Metalthinfilms)HDPCVD概略圖APCVD/SACVD/LPCVDbyPressureThermalCVD/RTCVD/PECVD/HDPCVDbyReactionenergy29/39C&C(CMP&Cleaning)Cleaning–

通過去除Device工作時可能造成影響的各種污染物質(Organic/MetalImpurity,P/T等

)

及制造工程中產生的各種附產物提高元件的電特性CMP(ChemicalMechanicalPlanarization)-通過基于化學因素和機械作用的Grinding(研磨)

對階梯覆蓋大的工程進行平面化并且在必要時實施各元件間的

IsolationChemical因素

–通過Slurry化學反應Mechanical因素

–

機械壓力和旋轉力WhyCMP?Photo–DOFmargin/ResolutionWorseEtch–Variation增加Interconnection–BadStepcoveragePreCLN/PostCLN整個半導體工程中約有60Step的Cleaning(APM/SPM/HF/BOE/Solvent等..)30/39FoxP1BPSG-1BPSG-21stPlugPolyP22ndPlugPolyP3p4BPSG-3M1CM1IMO1SOGIMO2M2CM21stPass.2ndPass.PIXDRAMProcess–Crosssection31/39Assembly(PKG)ProcessFlowDieSawingDieAttachWireBonding

Molding/SealingPKGTest沿著S/L切割Wafer內制造的各Die。

切割工具主要運用Diamondtip。在Wafer內只取出GoodDie并固定在Flame上。連接Die內金屬PAD和Frame的外部引腳。

用于Bonding的導線為阻抗特別小的Gold或者Al，

厚度為頭發粗細的1/10左右。為了從外部沖擊或者Noise愛護半導體，運用環氧樹脂或者陶瓷

將Die的外廓厚厚地裹住。TOPVIEW34/39從Wafer加工到封裝平面芯片(chip)切割chipAttach)引線接合引線接合成品MODULE–

成品35/39TOPVIEW半導體產品

36/39各組業務安排及功能探討所產品開發元件先行工程組新產品穩定化產品開發工程組Fab技術組制造DEVICE特點制造技術區分業務

Scope

-ProcessIntegration-PCM/EPM-大規模生產的移交

/TR最優化

-FailureAnalysis&Feedback(設計,開發元件,制造,制造技術,Test)-工程變更

Control(PCCB)-InlineDef.Control(IA)-InlineProcessPara.Control(CD,Overlay,THK,RSEtc)

-新Material及個別process開發及探討-進行大規模生產所需設備的Set-up及最有條件的Tuning大規模生產的移交干脆生產Wafer產量Die產量WipMovementTAT主要管理指數-ProbeTestYLD-PKGTestYLD-Quality(LQ/NQ/HQ)

設備啟動率各設備的Process最優化大規模生產Capa-up最優化Process所需的試驗支配制造組制造本部工程管理組

制造技術組產品開發大量生產元件/TEST產品組37/39收益率

(Yield)何謂收益率?半導體技術力氣的重要綜合評估指數半導體公司的競爭力收益率可用一句“不合格率的反義詞”來說明.若如圖表示半導體制造過程,則投入量(Input)與制造出的輸出量(Output)之間的比率即為收益率.若Input為100時經過“處理”產生的Output為80，則收益率為80.將半導體產業說成提高該收益率的斗爭并不為過.半導體收益率依據各制造階段分為FAB收益率,Probe收益率,PKG收益率,把此三種收益率加起來即可成為CUM收益率.處理(Process)38/39PackageEducationMaterial128MDDRx32128MDDRx321.PACKAGE定義2.PACKAGETREND3.PACKAGETYPE4.TSOPPACKAGE5.FACE-UPFBGAPACKAGE6.FACE-DOWNFBGAPACKAGE7.uBGA(MicroBallGridArrayPackage)8.PACKAGERELIABILITY9.JEDEC(半導體標準化工具)<Content>MODULEPKGTESTPROBETESTPACKAGEPKG(Package)定義及機能為Device(Chip)的SystemApplication起中間媒介體(Inter-Link)作用.在System運用環境中愛護Device防止熱/水分/沖擊，確保FieldReliability。使EndUser(SystemMaker,BoardMaker)可以順當SMT(粘貼)確保Outer接頭.半導體工程總體來分可分為Fabrication,Package,Test,Module。

Fabrication是形成

Wafer上的精密電路的，把這樣形成的Wafer粘貼到我們看到的

(一般是黑色)MotherBoard上，使之發揮性能的作業稱之為

Packaging。Packaging最近多稱為Assembly，又被稱為

裝配(工程)。1.PACKAGE定義FAB3DPKGPGAQFPBGA/μ-BGAWLCSPDIPFlipChip/MCPTSOPSOJTABTQFPCSPZIPWLCSP(OmegaCSP)1980’s1990’s2000’s2.PACKAGETRENDPCBusedCERAMIC/METALOTHERS1SIDES2SIDESZIPZig-zagIn-linePackage

SHPSurfaceHorizontalPackageSVPSurfaceVerticalPackage

S3.PACKAGETYPEⅠ-SUMMARYDIPDualIn-linePackageABBRIVIATIONP-DIPPlasticDualIn-linePackageSOJSmallOut-lineJ-formedPackageSOPSmallOut-linePackageSOICSmallOut-lineIntegratedCircuitTSOPThinSmallOut-linePackagesTSOPShrinkThinSmallOut-linePackageFULLNAMElLEADlJGullGullGullGull4SIDESPLCCPlasticLeadedChipCarrierMQFPMatrixQuadFlatPackageLQFPLowProfileQuadFlatPackageTQFPThinQuadFlatPackageJGullGullGullSABBRIVIATIONFULLNAMELEADPBGAPlasticBallGridArrayBallLGALandGridArrayBallBLPBottomLeadedPlasticpackageQFNQuadFlatNo-leadPackageGullGullFBGAFinepitchBallGridArrayBallWFBGAWindowFinepitchBallGridArrayBallLCCLead-lessChipCarrier

CLCCCeramicLeadedChipCarrierSBSideBrazepackage

PGAPinGridArray

TCPTapeCarrierPackage

TABTapeAutomatedBondBCCBumpedChipCarrier

MOSTMicrospringOnSiliconTechnology

WLCSPWaferLevelChipScalePackage

MCPMultiChipPackage

MCMMultiChipModule

DIPZIPQFP/TQFP*DualIn-linePKG:因Pin插入行(ThroughHole)

可以說是PlasticPKG的元祖

*Device:ROM*Zig-ZagIn-linePKG:PKG單方向

Lead因是Zig-Zag形態，需豎著粘貼*Device:DRAM*(Thin)QuadFlatPKG:PKG在4個方向都有Lead，

I/Ocount300Pin以上可能.*Device:DRAM,SystemI.CLCC*LeadlessChipCarrier:把QFP的

Lead形態和SOJ

緊密J-Form的彎曲PKG.*Device:SystemI.CSOP*SmallOutlinePKG:PKG兩邊有GULL-FORM的

LEAD的表面粘貼型

PKG.*Device:ROM,SRAM*SmallOutlineJ-leadedPKG:作為SOP的一種，LEAD呈J字

型FORMING好的表面粘貼型

PKG.*Device:DRAMSOJPLCC*PlasticLeadedChipCarrier:PLASTICQFJ或稱為

PLASTICLCC*Device:Flash,SystemI.C*CeramicLeadledChipCarrier:CERAMICQFJ也稱為

QFJ-GPKG層面四面有

J-FORM

LEADCLCC3.PACKAGETYPEⅡ*TapeCarrierPKG:利用TAB(TapeAutomatedBond)技術,在Film排線部位粘貼Chip*Device:LCDDriver,Camera內部ChipPGA*PinGridArray:在PKG面嵌入Pin的形態，主要以CeramicPKG材料進行單品供應，特性優秀，高價產品粘貼。*Device:CPU,SystemI.CTCP=TABQFN*QuadFlatNo-leadPKG:在PKG4個方向上有Lead，在

PKGBody上Lead完全附著，無

突出部位。*Device:SystemI.CGQFP*Guide-ringQFP:為了愛護FinePitchQFP的Lead防止受到外部沖擊，在Lead外部設置Ring.*Device:SystemI.CBQFP*BumperQFP:為了愛護FinePitchQFP的Lead防止受到外部沖擊，在PKGCorner形成突出部位.*Device:SystemI.CSVP*SurfaceVerticalPKG:把Lead放置在一邊，可以垂直制作的

PKG(水平型:SHP)*Device:RambusDRAM*BottomLeadedPlacsticPKG:Hynix半導體開發，和富士通

(SON)同時推動JEDEC規格化的PKG.在底面有Lead，去掉Lead不良，提高了粘貼密度。BLPPIGGYBACK*附著Socket的Ceramic

或者稱為

PlasticPKG。3.PACKAGETYPEⅢBGALGA*BallGridArrayPKG:為了克服QFP的I/OCount界限

在PKG面附著

SolderBall*Device:DRAM,SystemI.C*MicroSpring*作為在WaferLevel上進行的CSP,在Formfactor(美)開發后本公司和技術協議完畢.*Fab后工程(Metal再支配等)及WireBond技術應用.U-Spring*Omega

ChipScalePKG:作為本公司開發的

WaferLevelCSP,Wafer后工程進行

SolderBallMount完成.Ω-CSPMCMBCC*MultiChipModule(PKG):也稱為MCP(MultiChipPackage)

在SinglePKG內粘貼兩個以上

Chip的

PKG.

*為實現SOC(SystemOnChip)的必要

PKG技術.TAB=TCP*TapeAutomatedBonding:作為BareChip粘貼技術的雙重，

在絕緣Flim上形成Lead排線，粘貼

Chip的技術.Wireless方式.*BumpedChipCarrier:作為Fujitsu的專利，運用LeadFrame，最終做Etching去除。*運用在通訊用Device中.*LandGridArray:沒有Ball，把四角型的GoldLand作為接頭運用，把PCB作為Substrate運用制作。*Device:DRAM,SystemI.C3.PACKAGETYPEⅣFBGA*FinepitchBallGridArray:在BGAType把BallPitch做短*Device:DRAM,SRAM,FlashCHIPLEADFRAMEEMCGOLDWIRELOCTAPE4.TSOPPackageⅠ作為現在最常運用的PKG是利用LeadFrame薄薄制造的PKG.價格很低廉.Material:LeadFrame:主要運用Alloy-42，也有運用Cu及Pd的狀況Wire:主要運用Gold，在CeramicPKG里常常運用Al.也運用Cu，但是不是在實際應用階段而是在Evaluation階段EMC(EpoxyMoldCompound):Filler有具象和假象兩種STRUCTUREWAFERSAWDIEVISUALINSPECTIONDIEATTACHMOLDTRIMSOLDERPLATINGFORMSINGULATIONWAFERMOUNTDIEATTACHCUREWIREBONDINTERNALVISUALINSP.POSTMOLDCUREMARKINGEXTERNALVISUALINSP.EVIF/SS/PT/MPMCM/KM/DIVIW/BDACD/ADVIW/SW/M把Wafer切割成單個Chip的工程檢查Sawing狀態及Chip初期不良的工程把切割好的Chip粘貼到LeadFrame上的工程把Chip用EMC(EpoxyMoldCompound)封裝的工程把一體的LeadFrame分別成一個個Lead的工程利用化學物質愛護Lead的工程使Lead成型的工程把Wafer粘貼到MountTape上的工程使Adhesive硬化形成穩定的粘貼狀態的工程用GoldWire把Lead和ChipPad連接的工程檢查DieAttach及WireBonding狀態的工程為了把EMC做成穩定的硬化物在高溫中硬化的工程用Laser等在Package表面標記LotNo.及其他logo的工程Trim及鍍金,LeadForm狀態等最終檢查的工程4.TSOPPackageⅡ-PROCESS5.FACE-UPFBGAPackageⅠ作為最常見形態的FBGA，是最近在memory產品中運用比例急劇上升的PKG.對比TSOP?，ELECTRICAL特性優秀，輕薄短小Material)SUBSTRATE:CCL-HL832HS0.15/PSR4000AUS-303SOLDERBALL:Pb/Sn(63%)STRUCTURECHIPSUBSTRATEWAFERSAWDIEVISUALINSPECTIONDIEATTACHMOLDSOLDERBALLMOUNTSINGULATIONWAFERMOUNTDIEATTACHCUREWIREBONDINTERNALVISUALINSP.POSTMOLDCUREMARKINGEXTERNALVISUALINSP.EVIS/GSBMPMCM/KM/DIVIW/BDACD/ADVIW/SW/M把Wafer切割成單個Chip的工程檢查Sawing狀態及Chip初期不良的工程把切割好的Chip粘貼到LeadFrame上的工程把Chip用EMC(EpoxyMoldCompound)封裝的工程在Substrate上用

Flux粘貼SolderBall的工程運用SawBlade切割出單個Unit的工程把Wafer粘貼到MountTape上的工程使Adhesive硬化形成穩定的粘貼狀態的工程用GoldWire把BondFinger和ChipPad連接起來的工程檢查DieAttach及WireBonding狀態的工程為了把EMC做成穩定的硬化物在高溫中硬化的工程用Laser等在Package表面標記LotNo.及其他logo的工程對SolderBallAttach狀態及PKG外觀等進行最終檢查的工程PLASMACLEANINGP/C為提高EMC和Substrate間的粘著力，用Plasma在Substrate表面稍微Etching的工程5.FACE-UPFBGAPackageⅡ-PROCESS●把Wafer粘貼到MountTape上的工程WAFERMOUNTEVIS/GF/CSBMPMCM/KM/DIVIW/BDACD/AUVW/MW/SMOUNT□WAFER□WAFERRING&UVTAPE□WAFERMOUNTER□MOUNTERTAPEP/CWAFER

:通過半導體工程，可以制造半導體CHIP的圓形的薄的SILICON單晶體盤.B.MOUNTTAPE

:WAFERSAWING工程時為了不使WAFER移動，起固定作用的TAPEC.PVCTAPE

:MOUNTTAPE中最常見的TYPE.

主要是藍色的粘著力強的TAPE.D.UVTAPE

:運用PVCTAPE的狀況下,在CHIPPICK-UP的時候也因為殘留較強的粘著力，對CHIP會產生DAMAGE。為彌補這一缺陷，開發了UVTAPE.

WAFERSAWING以后通過UVIRRADIATION可徹底去除粘性

價格相比PVCTAPE更貴TERMS5.FACE-UPFBGAPackageⅢ-PROCESS●

把粘貼著UV或者PVCTAPE?的WAFER用SAWBLADE切割成單個CHIP的工程WAFERSAWW/SW/MEVIS/GF/CSBMPMCM/KM/DIVIW/BDACD/AUVP/C□WAFERSAWINMACHINE□CO2BUBBLER□SAWERBRADESAWBLADECUTTINGWAFERA.SAWINGMACHINE

:形成WAFERCUTTING的設備B.SCRIBELANE

:WAFER內形成SAWING的領域.100?程度C.SAWBLADE

:切割WAFER的圓形鋸/刀(刃).D.CO2BUBBLER

:為防止超純的靜電引起的PARTICLE粘貼及靜電破壞的非阻抗的防衛設備.E.KER:SAWING好后的寬/切斷面,一般30~40?程度.F.GUARDRING

:WAFER上一個個CHIP的界限設計時以CHIPSIZE為基準線G.RPM

:SAWING時BLADE的每分轉數.MOUNTTAPEWAFERSAWBLADETERMS5.FACE-UPFBGAPackageⅣ-PROCESS●在MOUNTTAPE上照光(紫外線)，使粘貼力下降的工程UVIRRADIATIONUVW/MEVIS/GF/CSBMPMCM/KM/DIVIW/BDACD/AW/SP/CA.UV(ULTRAVIOLETRAYS)

:紫外線B.UVTAPEvsPVCTAPE比較粘貼力BEFORE170g/25mm粘貼力AFTER10g/25mmITEMUVTAPEPVCTAPEPRICE(100m)≒20萬元≒5萬元TAPETHICKNESS110?80?BASEFILM(T)Polyolefin/100PVC/60?ADHESIVE(T)Acrykl/10?PVC/60?ADHESIONUV前UV前170g/25mm50g/20mm10g/25mm-ELONGATIONUV前UV前342%200%216%-□分子鏈構造*形成CROSSLINK構造□分子鏈構造UVTERMS5.FACE-UPFBGAPackageⅤ-PROCESS●

把WAFER上已經SAWING好的CHIP用

ADHESIVE粘貼在SUBSTRATE上的工程ADHESIVE

:為了把CHIP和SUBSTRATE粘貼而運用的EPOXY界粘貼劑.B.NONCONDUCTIVETYPEEPOXY

:ADHESIVE是依據FILLER的種類分為CONDUCTIVE

和NON-CONDUCTIVETYPE。

CONDUCTIVETYPE的狀況下，添加一般AgFILLER,在NON-CONDUCTIVETYPE里運用非導電性POLYMER，但在FBGATYPE的狀況主要運用非導電性的EPOXY.C.WRITINGTYPE

:在DIEBONDER里把EPOXY粘貼在SUBSTRATE上的方式,大體有利用EPOXYTOOL的DOTTING方式和DRAWING形式的WRITING方式.在FBGAPACKAGE，選擇信任性最好的WRITING方式.

DIEATTACH□AUTODIEBONDER□ADHESIVED/AW/MEVIS/GF/CSBMPMCM/KM/DIVIW/BDACUVW/SP/CTERMS5.FACE-UPFBGAPackageⅥ-PROCESS●用GOLDWIER把

SUB內

BONDFINGER和DIEBONDINGPAD連接的工程□AUTOWIREBONDERWIREBONDW/BW/MEVIS/GF/CSBMPMCM/KM/DIVID/ADACUVW/SP/CWIRE:GOLD(或Copper,Al)99.99%純度形成的L/F和CHIP間INTERCONNECTION運用.B.CAPILLARY

:把WIRE比方成線的話，行使針的作用的是用CERAMIC做的鉛筆樣TOOL.C.BONDINGMECHANIZM

:利用ULTRASONIC(超聲波)的瞬間猛烈的ENERGY，瞬間粘貼METAL及WIRE。

(METAL&WIREDIFFUSION)D.HAZ(HEATAFFECTEDZONE)

:依據EFO(ELECTRONICFLAMEOFF)形成FREEBALL時,受到熱的GRAINSIZE變大而彈性急劇鈍化的領域.在這領域折斷時會對信任性是致命的FAIL緣由，所以要維持這部分的直立現象.TERMS5.FACE-UPFBGAPackageⅦ-PROCESS●為提高EMC和Substrate間的粘著力，用Plasma在Substrate表面稍微Etching的工程A.PLASMA

:物質電解后離子和電子用同一密度存在的狀態，

在固體，液體，氣體里引起的第4種形態.在文中放電的陽光周是在低溫里的Plasma,在MHD發展運用的流體是在高溫里的Plasma，這狀態里電的導電性高，幾乎沒有電位差，不存在空間電荷.B.這工程SKIP的話

:長時間待機中的SUBSTRATE，MOLDING的時候MOLDCAP部分和SUBSTRATE按分別的狀態出來.C.煙子:LASMA工程時因過度的CLEANING引起SUBSTRATE表面的出煙子現象.PARAMETERSET-UP時要留意.PLASMACLEANING□PLASMACLEANERPLASMAP/CW/MEVIS/GF/CSBMPMCM/KM/DIVID/ADACUVW/SW/BTERMS5.FACE-UPFBGAPackageⅧ-PROCESS●

把CHIP用

EMC(EPOXYMOLDCOMPOUND)封裝的工程A.EMC

:用CHIP及LEADFRAME一部分封住時運用的COMPOUND，以EPOXY界樹脂及SILICA界FILLER為主成分，由30多種多樣的物質MIX成的RAWMATERIAL.用圓柱形態的TABLET供應.B.整體型/分割型MOLDCAP

:如圖像MOLDCAP不分別成4塊,或是2塊，按一個的MOLDCAP形態存在稱整體型，中間分成SECTOR的叫分割型.C.MOLDINGTEMPERATURE

:175~185℃/依據EPOXY樹脂的特性，很久之前就以這個溫度廣泛地運用在半導體業內.MOLD□AUTOMOLDSYSTEM□COMPOUNDM/DW/MEVIS/GF/CSBMPMCM/KP/CIVID/ADACUVW/SW/BTERMS5.FACE-UPFBGAPackageⅨ-PROCESS●

在PACKAGETOPSIDE面標記1號pinMARK及LOTNO.的工程A.MARKINGITEM(inPACKAGE)

:#1IDENTIFICATIONMARK

KOREA(orKOR)

LOTNO.B.SELECTMARK

:在SUBSTRATETOP部

HOLE上用記號筆等標記原

材料不良或者IN-LINE及MOLD工程里的REJECTUNIT記號

。

在LASEMAKER設備里識別出REJECT標記，在相關

UNIT上不進行TOPMARKING。

沒有TOPMARKING的UNIT在RVSI設備里以

“NOMARK”為由進行

SCREEN.MARKINGOKORC008STOKORC008STOKORC008STABCD-REJECT標記識別

-REJECTUNITNOMARKING

-在RVSI設備分別/廢棄□LASERMAKERSYSTEMM/KW/MEVIS/GF/CSBMPMCM/DP/CIVID/ADACUVW/SW/BTERMS5.FACE-UPFBGAPackageⅩ-PROCESS●為了把EMC變成穩定的硬化物，確定時間里用高溫硬化的工程POSTMOLDCUREPMCW/MEVIS/GF/CSBMM/KM/DP/CIVID/ADACUVW/SW/BA.PMCPROCESSPARAMETER

:TEMPERATURE?175℃

TIME?依據EMC1~5HRSB.Tg(GLASSTRANSITIONTEMPERATURE)

:材料的原子或分子的結合及排列程度變更

跟SPECIFICHEAT(Cp)一樣的熱性性質急劇變更的溫度或變更熱膨脹系數的溫度.C.網狀構造(CROSS-LINKSTRUCTURE)

:線狀的高分子化合物的一部份與另外線模樣的高分子化合物反應相結合，很多線連接后像形成網狀模樣，變成具有網狀構造的化合物的現象.

□CUREOVEN175℃STRONG安定的網狀構造

(CROSS-LINK)化學變更的結束優秀的力學性物性TERMS5.FACE-UPFBGAPackageⅩⅠ-PROCESS●利用

SUBSTRATE?FLUX粘貼

SOLDERBALL的工程A.SOLDERBALL

:Pb/Sn化合物

一般Sn63%Pb35%程度構成B.REFLOWPROFILESPEC

:PRE-DWELLTEMP/TIME:130~160℃/50~180s

DWELLTIME:(above183℃:35~55sec)

PEAKTEMP:200±15℃C.FLUXCLEANER

:為了除去FLUX運用的藥品.

有脂溶性TYPE和水溶性TYPE,但

HYNIX的狀況運用脂溶性的TYPE.

水溶性的TYPE的狀況下,運用的水量多，廢水處理較難.

FLUXCLEANER是有毒的藥品，須要留意SOLDERBALLMOUNTBALLMOUNTREFLOWFLUXCLEANINGSOLVENTPMCW/MEVIS/GM/KM/DP/CIVID/ADACUVW/SW/BSBMF/CTERMS5.FACE-UPFBGAPackageⅩⅡ-PROCESS●

利用SAWBLADE切成單個

UNIT的工程UVTAPEFORFBGA

:一般UVTAPE厚度是110?,FBGA用是170?.理由是FBGASINGULATION時CHIP以外

要把EMC硬化物,SUBSTRATE也要切

為了利用強化粘貼力及FULLCUTTING須要厚度厚的TAPEB.FBGA用SAWBLADE

:SLOTType的BLADE狀況下B.B.D(BladeBroken

Detector)不能運用BLADEBROKEN時有品質事故隱患(SLOT有,無以外BLADE沒有差一點)TERMSSINGULATIONUVTAPESAWBLADE□MANUALMOUNT□DICINGSAWSYSTEM□PICK&PLACER□RVSI□SLOTTYPE□HUBTYPEPMCW/MEVIM/KM/DP/CIVID/ADACUVW/SW/BSBMF/CS/G5.FACE-UPFBGAPackageⅩⅢ-PROCESS128MDDR(X32)FBGA144Ball:LG電子

SUBSTRATE(Rev.C)5.FACE-UPFBGAPackageⅩⅣ-SUBSTRATEViaBonding

AreaCopper

PatternScribeLine

#1BallLand5.FACE-UPFBGAPackageⅩⅤ-SUBSTRATEGOLDWIRECOREVIASOLDERMASKSOLDERBALLCuFoilCuPlatingNiAu12?10?10?7?CuFoilCuPlating12?10?5.FACE-UPFBGAPackageⅩⅥ-SUBSTRATESTRUCTURE6.FACE-DOWNFBGAPackageⅠSubstrate(FR-4,FR-5,BT-Resin,PolyimideFlim)前面利用Ball的CSP(ChipScale-Package)

PKG.(BT-Resin:BismaleimideTriazine,FR-4:FlameRetardant4的縮寫)現在以CSPPKG受到注目，在現有的TSOP里轉換很快.跟現有的CSPPKG相比工程簡潔制造費用少.(跟u-BGA相比50%以上費用節儉)熱/電特性突出.美國Tessera社里利用中間的介質(Elastomer)，預備申請專利.■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■TAPEWINDOWSUBSTRATEWAFERGOLDWIREEMCEMCSOLDERBALL6.FACE-DOWNFBGAPackageⅡ-PROCESSWAFERSAWCHIPMOUNTWIREBONDMOLDBALLMOUNTSINGULATIONSAW7.uBGA(MicroBallGridArrayPackage)Ⅰ用Tessera社里申請專利的PKG，以LeadBonding特征的CSP(ChipScalePackage)PKG.多用于RambusDRAM及Potable產品里適用的SRAM用PKG.Chip和CircuitTape之間的Elastomer是HighCost.熱/電特性突出.Royalty:支付0.035￠/Ball,依據288MDR-DRAM92Ball基準支付3.22￠/PKG.(支付現況:2000末65,000＄,2001初25,000＄支付完成)STRUCTURE把CIRCUITTAPE貼在

FRAME的工程7.uBGA(MicroBallGridArrayPackage)ⅡTAPECONVERSIONCIRCUITTAPE里粘貼

CHIP的工程CIRCUITTAPE的

LEAD和

CHIPPAD連接的工程CHIPMOUNTLEADBONDLEADBOND部分愛護的工程CIRCUITTAPE里粘貼BALL的工程分別成單個的UNIT的工程ENCAPSULATIONBALLMOUNTSINGULATIONFailModeCircuitPCBSingulationAttaching-CircuitTapeonFrame-DieonCircuitTapeConnectingLeadonChipPadEncapsulationLead&ChipPadSolderBallAttachonCircuitTapeREFLOW7.uBGA(MicroBallGridArrayPackage)ⅢInitialTest(ElectricalTest)EFR125℃,VCC,24hrs.=HTOLHTST=150℃電處理

(Pre-conditioning)T/C(Temp.Cycle)PCTTHBHASTElectricalTestAcceptAcceptElectricalTestElectricalTest..ElectricalTestT/C(Temperature.Cycle)PCT(PresureCookerTest)THB(Temp.HumidityWighBias)HAST(HighAccelerateStorageTest)電處理

(Pre-conditioning)EFR(EarlyFailureRate=HTOL)HTST(HighTemperatureStorageTest)電處理

+-65℃/150℃電處理

+121℃/100%RH/2ATM電處理

+85℃/85%RH/VCC(3.6V)電處理

+130℃/85%RH/VCC(3.6V)-65/150℃,5Cycle->125℃,24hrs->Soak->Reflow3回125℃/VCC(3.6V/4.4V/4.6V/…)/150℃200/500Cycle240hrs168/504hrs96hrs-Soak:85℃/85%RH,168hrs85℃/60%RH,192hrs24hrs(48hrs)168/504hrs13