會計學(xué)1常用時序邏輯電路器件>目錄

反饋移位型序列信號發(fā)生器和計數(shù)型序列碼發(fā)生器的設(shè)計

異步集成計數(shù)器74LS90

十進制可逆集成計數(shù)器74LS192

同步集成計數(shù)器74161

二進制可逆集成計數(shù)器74LS169

任意模值計數(shù)器

四位雙向寄存器74LS194

典型移位型計數(shù)器

以MSI為核心的同步時序電路的分析與設(shè)計

集成計數(shù)器的級聯(lián)<退出總目錄

計數(shù)器的功能及分類第1頁/共42頁

一:計數(shù)器的功能計數(shù)器的主要功能是累計輸入脈沖的數(shù)目，它可以用來計數(shù)，分頻，此外還可以對系統(tǒng)定時，順序控制等操作。

二:計數(shù)器的分類按時鐘控制方式分類，有異步，同步計數(shù)器兩大類。按計數(shù)功能可分為，加法計數(shù)，減法計數(shù)和可逆計數(shù)三大類。按數(shù)制分，可分為二進制計數(shù)器和非二進制計數(shù)器（任意進制計數(shù)器）兩大類。總目錄退出><目錄表:計數(shù)器分類第2頁/共42頁異步集成計數(shù)器74LS90<>退出目錄總目錄集成計數(shù)器第3頁/共42頁74LS90功能表：74LS90

控制輸入：①異步清0端R01、R02

高電平有效②異步置9端S91、S92

高電平有效兩個時鐘：CP1、CP2下降沿有效<>目錄退出總目錄第4頁/共42頁74LS90構(gòu)成十進制計數(shù)器的兩種接法：8421BCD碼接法5421BCD碼接法兩種接法的態(tài)序表<>目錄退出總目錄第5頁/共42頁同步集成計數(shù)器74161邏輯圖邏輯符號<>目錄退出總目錄第6頁/共42頁74161功能表：74161

控制端：①異步清0端

Cr

低電平有效

②同步預(yù)置端

LD

低電平有效

③計數(shù)允許控制端P、T

高電平有效

計數(shù)脈沖輸入端：CP

上升沿有效<>目錄退出總目錄第7頁/共42頁74161時序圖<>目錄退出總目錄第8頁/共42頁十進制可逆集成計數(shù)器74LS192邏輯符號功能表特點：

①雙時鐘輸入CP+、CP-，上升沿有效。

②異步清0端Cr，

高電平有效。

③異步預(yù)置控制端LD，低電平有效。

④進位輸出OC、借位輸出OB分開。<>目錄退出總目錄第9頁/共42頁二進制可逆集成計數(shù)器74LS169邏輯符號功能表特點：①加減控制型可逆計數(shù)器。②同步預(yù)置控制端LD，低電平有效。③無清0端，清0靠預(yù)置。④進位和借位都為OC。⑤計數(shù)允許端P、T，低電平有效。⑥CP上升沿有效。<>目錄退出總目錄第10頁/共42頁74LS169時序工作波形圖<>目錄退出總目錄第11頁/共42頁集成計數(shù)器的級聯(lián)

⒈異步級聯(lián)

用前一級計數(shù)器的輸出作為后一級計數(shù)器的時鐘信號。

將多片集成計數(shù)器進行級聯(lián)可以擴大計數(shù)范圍。74LS90按異步級聯(lián)方式組成的100進制計數(shù)器例：<>目錄退出總目錄第12頁/共42頁

⒉同步級聯(lián)

外加時鐘信號同時接到各片的時鐘輸入端，用前一級的進位（借位）輸出信號作為下級的工作狀態(tài)控制信號。

①利用T端串行級聯(lián)。

②利用P、T雙重控制。例：74161的兩種同步級聯(lián)方式<>目錄退出總目錄第13頁/共42頁任意模值計數(shù)器集成計數(shù)器可以加適當(dāng)反饋電路后句成任意模值計數(shù)器。⒈反饋清0法｛①異步清0②同步清0⒉反饋置數(shù)法<>目錄退出總目錄第14頁/共42頁例：用74LS90實現(xiàn)模7計數(shù)器①異步清0法<>目錄退出總目錄第15頁/共42頁清0法8421BCD碼態(tài)序表清0法5421BCD碼態(tài)序表特點：

㈠

計數(shù)范圍是0～6，計到7時異步清0。㈡8421BCD碼

R01R02=QCQBQA

㈢5421BCD碼

R01R02=QCQA過渡態(tài)<>M=7目錄退出總目錄第16頁/共42頁②反饋置9法M=7過渡態(tài)其中：8421BCD碼S91S92=QCQB5421BCD碼S91S92=QAQB<>目錄退出總目錄第17頁/共42頁例：用74161實現(xiàn)模7計數(shù)器過渡態(tài)LD=0異步清0同步置0<>目錄退出總目錄第18頁/共42頁LD=0LD=0OC置數(shù)法中間任意M個狀態(tài)計數(shù)<>目錄退出總目錄第19頁/共42頁例：用74LS90實現(xiàn)模54計數(shù)器解：因M=54，因此用兩片74LS90實現(xiàn)。①

大模分解法。②

整體清0法。M=6×9整體清0法<>目錄退出總目錄第20頁/共42頁例：用74161實現(xiàn)模60計數(shù)器

因一片74161最大計數(shù)值為16，故實現(xiàn)模60計數(shù)器必須用兩片74161。①大模分解法。②整體置0法。③Oc整體置數(shù)法。大模分解法<>目錄退出總目錄第21頁/共42頁整體置0法

Oc整體置數(shù)法<>目錄退出總目錄第22頁/共42頁預(yù)置輸入數(shù)的設(shè)置方法如下表所示加計數(shù)減計數(shù)異步預(yù)置預(yù)=N-M-1預(yù)=M同步預(yù)置預(yù)=N-M預(yù)=M-1表中N為最大計數(shù)值目錄<>總目錄退出第23頁/共42頁

例：對于圖示可編程分配器，求出M=100和M=200時的預(yù)置值；若I7～

I0=01101000，求M值。解：該電路為同步置數(shù)加法計數(shù)器，N=256。預(yù)置值=N－M=[M]。①當(dāng)M=（100）=（01100100）時，預(yù)置值=[M]=10011100；當(dāng)M=（200）=（11001000）時，預(yù)置值=[M]=00111000。②當(dāng)I7～I0=01101000時，M=[預(yù)]，M=[01101000]=152。補101022補補補補<>目錄退出總目錄第24頁/共42頁集成寄存器<>目錄退出總目錄第25頁/共42頁集成移位寄存器四位雙向移位寄存器74LS194邏輯圖<>目錄退出總目錄第26頁/共42頁四位雙向移位寄存器74LS194邏輯符號時序圖><目錄退出總目錄第27頁/共42頁741LS194功能表D0～D3：并行數(shù)碼輸入端。Cr：

異步清0端，低電平有效。SR、SL：右移、左移串行數(shù)碼輸入端。S1、S0：工作方式控制端。S1S0=11并行置數(shù)S1S0=01右移S1S0=10左移S1S0=00保持原態(tài)<>目錄退出總目錄第28頁/共42頁典型移位計數(shù)器㈠有自啟動特性的環(huán)型計數(shù)器特點：①每個時鐘周期只有一個輸出端為1（或0）。

②不需譯碼電路。

③具有自啟動特性，消除了無效循環(huán)。<>目錄退出總目錄第29頁/共42頁㈡扭環(huán)計數(shù)器（循環(huán)碼或約翰遜計數(shù)器）特點：①反饋邏輯方程為D1=Qn。②狀態(tài)按循環(huán)碼規(guī)律變化，無竟?fàn)帯⒚半U，且譯碼簡單。③有無效循環(huán)，不能自啟動。<>目錄退出總目錄第30頁/共42頁序列信號發(fā)生器的設(shè)計⒈反饋移位型序列信號發(fā)生器⒉計數(shù)型序列碼發(fā)生器①根據(jù)序列信號長度M，確定移存器位數(shù)n。②確定移存器的M個獨立狀態(tài)。③根據(jù)M個狀態(tài)列出移存器的態(tài)序表和反饋函數(shù)表，求出反饋函數(shù)F。④檢查自啟動性能。⑤畫邏輯圖。①根據(jù)序列信號長度M，設(shè)計模M計數(shù)器，狀態(tài)自定。②按計數(shù)器的狀態(tài)轉(zhuǎn)移關(guān)系和序列碼的要求設(shè)計組合輸出網(wǎng)絡(luò)。<>目錄退出總目錄第31頁/共42頁例：設(shè)計一個產(chǎn)生100111序列的反饋移位型序列信號發(fā)生器。解：①確定移存器位數(shù)n，因M=6，故n≥3。②確定移存器的6個獨立狀態(tài)。

100、001、011、111、111、110③列移存器的態(tài)序表和反饋函數(shù)表，求出反饋函數(shù)F。

F（SL）=Q0+Q2=Q0Q2④檢查自啟動性能。

F=Q2+Q0Q3⑤畫邏輯電路。反饋函數(shù)表<>目錄退出總目錄第32頁/共42頁F的K圖和移存器狀態(tài)圖<>目錄退出總目錄第33頁/共42頁修正后的F的K圖和移存器狀態(tài)圖<>目錄退出總目錄第34頁/共42頁反饋網(wǎng)絡(luò)采用SSI門反饋網(wǎng)絡(luò)采用MSI器件邏輯電路<>目錄退出總目錄第35頁/共42頁例：設(shè)計一個能同時產(chǎn)生兩組序列碼的雙序列碼發(fā)器，要求兩組代碼分別是：Z1－110101，Z2－010110。解：⑴用74LS194設(shè)計一個能自啟動的模6扭環(huán)計樹器。⑵列出組合輸出電路的真值表。模6計樹器真值表<>目錄退出總目錄第36頁/共42頁⑶用一片3-8譯碼器和與非門實現(xiàn)組合輸出網(wǎng)絡(luò)。⑷畫出邏輯電路。邏輯電路<>目錄退出總目錄第37頁/共42頁以MSI為核心的同步時序電路的分析與設(shè)計例：分析同步時序電路。解：該電路為Moore型。⑴寫激勵方程。

Cr=1，PT=1，LD=QB，

DCBA=QDQC10⑵列狀態(tài)遷移表，畫狀態(tài)圖。

⑶分析功能。該電路是模12計數(shù)器，若從輸出，則可以得到12分頻對稱方波。<>目錄退出總目錄第38頁/共42頁例：分析電路。解：該電路是由74LS194和8選1數(shù)選器組成的Moore型同步時序電路，X為外部輸入，Z為外輸出。①寫激勵方程和輸出方程。

S1S0=10，

D0D1D2D3=1111，

SL=Y=（Q1Q2Q