電磁兼容性設計

李衛兵

電磁兼容性設計

李衛兵課程內容*1．電磁兼容概述2．電磁兼容性設計3.印制電路板PCB設計4.接地和搭接技術5.屏蔽技術應用6.濾波技術應用7.設備內部布置8.車載終端常用電磁兼容測試項目

課程內容*1．電磁兼容概述1．電磁兼容概述*1.1電磁兼容的定義國家標準GB/T4365-2003《電工術語電磁兼容》：“設備或系統在其電磁環境中能正常工作且不對該環境中任何事物構成不能承受的電磁騷擾的能力?！?．電磁兼容概述*1.1電磁兼容的定義

1.2電磁干擾及其危害*在電磁環境中，電磁干擾造成的危害是各種各樣的，可能從最簡單的令人煩惱的現象直到嚴重的災難。一些電磁干擾可能造成的危害：

1.2電磁干擾及其危害*在電磁環境中，電磁干擾造成的危害①干擾電視的收看、廣播收音機的收聽。②在數字系統與數據傳輸過程中數據的丟失。③在設備、分系統或系統級正常工作的破壞。④醫療電子設備（例如醫療監護儀、心電起搏器等）的工作失常。⑤自動化微處理器控制系統（例如：汽車的剎車系統、防撞氣囊保護系統）的工作失控。⑥導航系統的工作失常。⑦起爆裝置的無意爆炸。⑧工業過程控制功能（例如：石油或化工）的失效。除此之外，強電場還會對生物體造成影響。由此可見，電磁環境的惡化，會導致多方面的后果。開展電磁兼容研究，加強電磁兼容管理，降低電磁騷擾，避免電磁干擾，是當務之急。電磁干擾及其危害*①干擾電視的收看、廣播收音機的收聽。電磁干擾及其危害*電磁兼容概念及理論基礎*1.3電磁干擾形成的三要素*形成電磁干擾必然具備三個基本要素:①電磁騷擾源，②耦合途徑或傳播通道，③敏感設備。電磁兼容設計即是從這三個基本要素出發。電磁兼容概念及理論基礎*1.3電磁干擾形成的三要素*形成電

1.3.1電磁騷擾源*電磁騷擾源包括自然騷擾源和人為騷擾源。自然騷擾源包括：①來自銀河系的電磁噪聲；②來自太陽系的電磁騷擾；③來自大氣層的電磁騷擾；④熱噪聲。人為騷擾源包括：①工科醫（射頻）設備；②高壓電力系統與電力電子系統；③電牽引系統；④內燃機點火系統；⑤聲音和廣播電視接收機；⑥家用電器、電動工具與電氣照明；⑦信息技術設備；⑧靜電放電；⑨核電磁脈沖；⑩通訊、廣播、定位等大功率設備。

1.3.1電磁騷擾源*電磁騷擾源包括自然騷擾源和人為騷擾**1.3.2電磁騷擾敏感設備*所有的低壓小信號的設備都是電磁騷擾的敏感設備。電磁騷擾以輻射和傳導方式侵害敏感設備的。端口就如傳輸的“界面”，通過這些端口，電磁騷擾進入（或出自）被考慮的設備。騷擾現象的性質和騷擾程度與端口的類型有關。1.3.2電磁騷擾敏感設備*所有的低壓小信號的設備都是電磁**1.3.3電磁騷擾的傳播途徑*電磁騷擾的傳播途徑包括傳導耦合和輻射耦合。傳導耦合包括互傳導耦合和導線間的感性與容性耦合。輻射耦合包括近場耦合和遠場耦合。1.3.3電磁騷擾的傳播途徑*電磁騷擾的傳播途徑包括傳導耦傳導耦合必須在騷擾源和敏感設之間有完整的電路連接，騷擾信號沿著這個連接電路傳遞到敏感設備，發生干擾現象。這個傳輸電路可包括：導線、設備的導電部件、供電電源、公共阻抗、接地平面、電阻、電感、電容、和互感元件等。輻射耦合是通過介質以輻射電磁波形式傳播，騷擾能量按電磁波的規律向周圍空間發射。常見的輻射耦合有三種：①騷擾源天線發射的電磁波被敏感設備天線意外接收，稱為天線對天線耦合②空間電磁場經導線感應而耦合，稱為場對線的耦合③兩根平行導線之間的高頻信號感應，稱為線對線感應耦合*傳導耦合必須在騷擾源和敏感設之間有完整的電路連接，騷擾信號沿2.電磁兼容性設計*關鍵元器件的選擇產品設計流程產品電磁兼容設計流程框圖電路的選擇和設計印制電路板的設計接地和搭接設計屏蔽技術應用濾波技術應用時鐘電路的設計產品/設備內部布置導線的分類和敷設板級電磁兼容設計整機電磁兼容設計系統電磁兼容設計設計時請注意先后次序2.電磁兼容性設計*關鍵元器件的選擇產品設計流程產品電磁兼2.1單元電路設計*放大電路設計

電源電路設計

A/D、D/A電路設計

IC的線路設計RAM電路設計

單元電路設計一般屏蔽盒設計

擴展頻譜時鐘技術

2.1單元電路設計*放大電路設計電源電路設計A/D、D2.1.1放大電路設計對于單級放大電路設計，其接地點一般選擇為放大器輸出一方，而使信號源與地隔離。這樣可使負載免受地電位差的影響，從而抑制了噪聲干擾。此外，對于單級放大電路，應單點接地。而一般電子設備低電平級電路是易受干擾電路，多級電路應采用串聯式單點接地，其接地點選擇在低電平級電路的輸入端，以便電路受地電位差的干擾最小。*2.1.1放大電路設計對于單級放大電路設計，其接地點一般選2.1.2RAM電路設計：對于數字電路中的RAM電路，其地址總線和數據驅動器盡可能靠近存儲器，以防止線長引入電感，造成因延遲引起的誤動作。由于高溫會加速RAM結點的漏電，所以不能使器件過熱，布局時應留有散熱空間或采用散熱措施。*2.1.2RAM電路設計：對于數字電路中的RAM電路，其2.1.3A/D、D/A電路設計：由于A/D、D/A器件易受干擾，所以須單獨布置元器件。由于器件本身同時存在模擬電路和數字電路，故電源與地應做到模擬與數字相分離。而且這類器件電源與其他供電電路應采用濾波器隔離技術以減少其它電路的干擾。同時可以選用光電耦合器提高器件抗干擾能力，減少傳輸損耗及干擾?？梢詫⑥D換器直接做到傳感器上，以減少線路干擾。*2.1.3A/D、D/A電路設計：由于A/D、D/A器件2.1.4電源電路設計：電源是重要的系統內部噪聲源，同時也是外部噪聲較易侵入的部件。系統內部噪聲或系統外部噪聲可以通過電源傳導，干擾內部其他設備；一個系統產生的噪聲也可以通過電源傳導干擾外部其他系統。抑制傳導干擾的方法主要是濾波。這樣不僅防止電網干擾進入系統內部，也防止系統本身產生的干擾進入電網。對于多級電源，可以采用浮地將中間各級加以隔離，以提高抗耦合干擾能力。同時由于電源相對系統來說是大電流、高電壓、低頻率的部件，容易引起電磁場輻射干擾；此外對于電源變壓器、鐵氧體磁芯等，也容易發生漏磁，引起磁場干擾。抑制電磁場干擾最有效的方法就是電磁屏蔽。鐵質材料的外殼是電源電路有效的電磁屏蔽體。當磁場泄漏可以忽略時，銅、鋁屏蔽罩也是極佳的屏蔽材料。*2.1.4電源電路設計：電源是重要的系統內部噪聲源，同時也2.1.5集成電路的線路設計：現代數字集成電路（IC）在高速開關的情況下需要電源提供大的瞬時功率，因此必須加去耦電容以滿足瞬時功率要求。IC路有多種封裝結構，引腳越短，電磁干擾問題越小。IC應首選表貼器件，甚至直接在PCB板上安裝裸片。IC的引腳排列也會影響電磁兼容性能。因此IC的VCC與GND之間的距離越近，去耦電容越有效。無論是集成電路、PCB板還是整個系統，大部分噪聲都與時鐘頻率及其高次諧波有關。合理的地線、適當的去耦電容和旁路電容能減小時鐘輻射。用于時鐘分配的高阻抗緩沖器也有助于減小時鐘信號的反射和振蕩。TTL和CMOS器件混合邏輯電路會產生時鐘、有用信號和電源的諧波，因此，最好使用同系列的邏輯器件。由于CMOS器件的門限寬，為設計者優選器件。需要特別注意的是，未使用的CMOS輸入引腳應該接地線或電源。否則極易造成電路出錯。*2.1.5集成電路的線路設計：現代數字集成電路（IC）在高2.1.6一般屏蔽盒設計：對于高頻電路，輻射是其主要的干擾途徑，所以在設計時，通常加屏蔽盒進行屏蔽，抑制干擾傳播。屏蔽盒的腔體一般可以采用厚的金屬塊直接車、銑加工出內腔，這樣屏蔽腔體不存在接縫，各處密度相同，屏蔽效能最佳。因此普遍應用于高頻特別是微波頻段的電路屏蔽。對頻率較低且屏蔽要求不太高的屏蔽盒，可以采用金屬型材圍框成型。另外，還有采用金屬板材拼接、螺裝成型。這幾種結構加工簡單，成本低。此外，電路板上關鍵元器件需要屏蔽時，可用薄鋼板圍成框架或小屏蔽罩直接固定在電路板上進行屏蔽。由于安裝面(屏蔽蓋)的縫隙，會造成電磁騷擾泄露?？刹捎迷黾涌p隙深度或增加裝配面處構件強度的方法。對于屏蔽要求較高的設備，可以采用雙層屏蔽蓋方式。*2.1.6一般屏蔽盒設計：對于高頻電路，輻射是其主要的干擾2.2模擬電路設計大多數模擬設備的抗擾度問題是由射頻解調引起的。運放每個管腳都對射頻干擾十分敏感。為了防止解調，模擬電路的反饋回路需在寬頻帶范圍內處于線性及穩定狀態。同時需要對容性負載進行緩沖。獲得一穩定且線性的電路后，其所有連線可能還需濾波，且只能使用無源濾波器（最好是RC型）。應避免采用輸入、輸出阻抗高的電路。比較器必須具有遲滯特性（正反饋），以防因干擾產生誤動作，還可防止靠近切換點處的振蕩。不要使用比實際需要快得多的輸出轉換比較器，保持dV/dt在較低狀態。有些模擬集成電路內的電路對輻射干擾極為敏感，這時可用小金屬殼將其屏蔽起來，并將屏蔽盒焊接到PCB地線面上。模擬器件也需要為電源提供高質量的射頻旁路和低頻旁路。對每個運放、比較器或數據轉換器的每個模擬電源引腳的RC或LC濾波都是必要的。對模擬電路而言，模擬本振和IF頻率一般都有較大的泄漏，所以需要著重屏蔽和濾波。*2.2模擬電路設計大多數模擬設備的抗擾度問題是由射頻解調引2.3邏輯電路設計對高頻數字電路布局時應作到有關的邏輯元件應相互靠近，易產生干擾的器件(如時鐘發生器)或發熱器件應遠離其他集成電路。由于高頻數字信號正負電平轉換時間短、轉換電流大，往往會產生尖脈沖，通過電源線給系統帶來致命的干擾。這樣需要在每一個器件的電源輸入端就近并上一個小電容來旁路尖峰干擾。接口緩沖電路可以防止由于擊穿造成的關鍵器件的損壞。將多余端口接地或通過電阻接電源可以防止端口感應造成的干擾。并聯電容或涂靜電防護漆可以防止端口的靜電感應及靜電電荷積累放電干擾。有些數字IC產生高電平輻射，常將其配套的小金屬盒焊接到PCB地線而取得屏蔽效果。*2.3邏輯電路設計對高頻數字電路布局時應作到有關的邏輯元件防止邏輯電路產生電磁兼容問題的主要措施如下：－對輸入和按鍵采用電平檢測（而非邊沿檢測）－使用前沿速率盡可能慢且平滑的數字信號（不超過失真極限）－在PCB板上，允許對信號邊沿速度或帶寬進行控制（例如，在驅動端使用軟鐵氧體磁珠或串聯電阻）－降低負載電容，以使靠近輸出端的集電極開路驅動器而便于上拉，電阻值盡量大－處理器散熱片與芯片之間經導熱材料隔離，并在處理器周圍多點射頻接地－電源的高質量射頻旁路（解耦）在每個電源管腳都是重要的－高質量電源監視電路需對電源中斷、跌落、浪涌和瞬態干擾有抵抗能力－需要一只高質量的“看門狗”－決不能在“看門狗”或電源監視電路上使用可編程器件－電源監視電路及“看門狗”也需適當的電路和軟件技術，以使它們可以適應大多數的不測情況－當邏輯信號沿的上升/下降時間比信號在PCB走線中傳輸一個來回的時間短時，應采用傳輸線技術*防止邏輯電路產生電磁兼容問題的主要措施如下：*在邏輯電路中，數字信號的傳輸線的處理也相當重要。當電路在高速運行時，在源和目的間的阻抗匹配非常重要。否則過量的射頻能量將會引起電磁兼容性問題。信號端接（匹配）不但能減少在源和目的之間的信號反饋和振鈴，而且也能減緩信號邊沿的快速上升和下降。時鐘電路通常是最主要的射頻發射源，應作好元件的布局，從而使時鐘走線最短，同時保證時鐘線在PCB的一面但不通過過孔。當一個時鐘必須經過一段長長的路徑到達許多負載時，可在負載旁邊安裝一時鐘緩沖器，這樣，長軌線（導線）中的電流就小很多了。長軌線中的時鐘沿應盡量圓滑，甚至可用正弦波，然后由負載旁的時鐘緩沖器加以整形即可。*在邏輯電路中，數字信號的傳輸線的處理也相當重要。*2.4微控制器電路設計微控制器（MCU）是邏輯電路的核心，也是邏輯電路中產生電磁兼容問題的核心和關鍵。時下許多IC制造業者不斷地減小微控制器的尺寸會使晶體管開關速度更快，從而使時鐘頻率的諧波分量變大。這樣就會造成最初時電路中的MCU是正常的，但以后在產品生產周期中的某個時間就可能出現EMC有問題。MCU通常有片上振蕩電路，它外接單獨的晶振或諧振器即可工作。時鐘頻率選擇應選擇保障系統正常工作的最低時鐘頻率。時鐘振蕩器應最接近MCU的時鐘引腳，以減小時鐘的干擾。*2.4微控制器電路設計微控制器（MCU）是邏輯電路的核心，2.4.1I/O口引腳:對于大多數MCU，引腳通常都是高阻輸入或混合輸入/輸出。需要有電阻（或10kΩ）連接每個引腳到地或者到供電電平，以便確保一個可知的邏輯狀態。2.4.2IRQ口引腳：IRQ是MCU元件中最敏感的引腳之一。確保與中斷請求引腳的任何連線都有瞬時靜電放電保護是非常重要的。在IRQ連線上有雙向二極管、TVS或金屬氧化變阻器端接通常就足夠了。即便是對價格很敏感的應用，IRQ線上的電阻端接也同樣不可缺少。2.4.3復位引腳：不恰當的復位將導致MCU工作的紊亂，復位電路不允許受到干擾，獨立的復位控制芯片或低阻抗的復位電阻加上大容量低泄漏，高頻反應性能好的陶瓷電容復位電路是較好的選擇。*2.4.1I/O口引腳:對于大多數MCU，引腳通常都是高阻3.印制電路板（PCB）的設計*PCB布局

模-數混合PCB的設計

PCB板的地線設計

PCB設計一般規則

PCB布線

PCB板的設計PCB布局規則

PCB布線規則

PCB布局

PCB設計時的電路措施

3.印制電路板（PCB）的設計*PCB布局模-數混合PC3．印制電路板（PCB）的設計印制電路板（PCB）是電子產品中電路元件和器件的支撐件。隨著電于技術的飛速發展，PCB的密度越來越高。PCB設計的好壞對電路的干擾及抗干擾能力影響也越大。一般來說，在PCB布線中增強電磁兼容性不會給產品的最終完成帶來附加費用。有一點需要注意，PCB布線沒有嚴格的規定，大多數PCB布線受限于板子的大小和銅板的層數，設計的好壞主要依賴于布線工程師的經驗。一個拙劣的PCB布線能導致更多的電磁兼容問題，即使加上濾波器和元器件也不能解決這些問題，到最后，不得不對整個板子重新布線。因此，在開始時養成良好的PCB布線習慣是最經濟的辦法。*3．印制電路板（PCB）的設計印制電路板（PCB）是電子產3.1PCB布局首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，抗噪聲能力下降；過小，則鄰近線條易受干擾。在確定PCB尺寸后．再確定特殊元件的位置。最后，根據電路的功能單元，對電路的全部元器件進行布局。所以在元件布局時，應該將數字電路、模擬電路以及電源電路分別放置，將高頻電路與低頻電路分開。此外，布局中還應特別注意強、弱信號的器件分布及信號傳輸方向途徑等問題。在印制板布置高速、中速和低速邏輯電路時，應按照圖8①的方式排列器件。*圖8：印制板布置圖3.1PCB布局首先，要考慮PCB尺寸大小。*圖8：印制在器件布置方面與其它邏輯電路一樣，應把相互有關的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果。元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數字電路部分，噪聲源部分（如繼電器，大電流開關等）這三部分合理地分開，使相互間的信號耦合為最小。如圖8②所示。時鐘發生器、晶振和CPU的時鐘輸入端都易產生噪聲，要相互靠近些。易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路，如有可能，應另做電路板。*圖8印制板布置圖在器件布置方面與其它邏輯電路一樣，應把相互有關的器件盡量放得根據電路的功能單元對電路進行布局時，要符合以下原則：(1)盡可能縮短高頻元器件之間的連線。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。(2)某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離。(3)按照電路的流程安排各個功能單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。(4)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上，盡量減少和縮短各元器件之間的引線和連接。(5)在高頻下工作的電路，要考慮元器件之間的分布參數。(6)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。*根據電路的功能單元對電路進行布局時，要符合以下原則：*3.2PCB布線3.2.1印刷線路板與元器件的高頻特性：一個PCB的構成是在垂直疊層上使用了一系列的層壓、走線和預浸處理的多層結構。在多層PCB中，設計者為了方便調試，會把信號線布在最外層。PCB上的布線是有阻抗、電容和電感特性的。阻抗：布線的阻抗是由銅和橫切面面積的重量決定的。電容：布線的電容是由絕緣體材料、電流到達的范圍、以及走線間距決定的。電感：布線的電感平均分布在布線中。在高頻情況下，印刷線路板上的走線、過孔、電阻、電容、接插件的分布電感與電容等不可忽略。走線電阻、走線的分布電容產生對高頻信號的反射，當走線長度大于噪聲頻率相應波長1/20時，就產生天線效應，噪聲可通過走線向外發射。印刷線路板的過孔大約引起的電容。一個集成電路本身的封裝材料引入2~6pF電容。一個雙列直插的24引腳集成電路插座，引入4~18nH的分布電感。*3.2PCB布線3.2.1印刷線路板與元器件的高頻特性：3.2.2PCB布線應遵守的普遍方針：增大走線的間距以減少電容耦合的串擾；平行的布電源線和地線以使PCB電容達到最佳；將敏感的高頻線布在遠離高噪聲電源線的地方；加寬電源線和地線以減少電源線和地線的阻抗。*3.2.2PCB布線應遵守的普遍方針：增大走線的間距以減3.2.3分割：分割是指用物理上的分割來減少不同類型線之間的耦合，尤其是通過電源線和地線的。下圖給出了用分割技術將四個不同類型的電路分割開的例子。在地線面，非金屬的溝用來隔離四個地線面。L和C作為板子上的每一部分的過濾器，減少不同電路電源面間的耦合。高速數字電路由于其更高的瞬時功率需量而要求放在電源入口處。*3.2.3分割：分割是指用物理上的分割來減少不同類型線之3.2.4基準面的射頻電流：不管是對多層PCB的基準接地層還是單層PCB的地線，電流的路徑總是從負載回到電源。返回通路的阻抗越低，PCB的電磁兼容性能越好。因此返回通路應當盡可能的短，環路區域應當盡可能的小。3.2.5布線分離：布線分離的作用是將PCB同一層內相鄰線路之間的串擾和噪聲耦合最小化。所有的信號（時鐘、視頻、音頻、復位等等）在線與線、邊沿到邊沿間應通過基準地予以隔離。3.2.6電源線設計:根據印制線路板電流的大小，盡量加粗電源線寬度，以減少環路電阻。同時使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。*3.2.4基準面的射頻電流：不管是對多層PCB的基準接地層3.2.7抑制反射干擾:為了抑制出現在印制線終端的反射干擾，應盡可能縮短印制線的長度和采用慢速電路。必要時可在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。對一般速度較快的TTL電路，其印制線條長于10cm以上時就應采用終端匹配措施。3.2.8保護與分流線路：在時鐘電路中，局部去耦電容非常重要。但是時鐘線同樣需要保護，否則，受擾時鐘信號將在電路的其他地方引起問題。設置分流和保護線路是對關鍵信號進行隔離和保護的非常有效的方法。分流或者保護線路是沿著關鍵信號的線路兩邊布放隔離保護地線。分流線路和保護線路之間的不同之處在于分流線路不必端接（與地連接），但是保護線路的兩端都必須連接到地。為了進一步的減少耦合，多層PCB中的保護線路可以每隔一段就加上到地的通路。*3.2.7抑制反射干擾:為了抑制出現在印制線終端的反射干擾3.2.9局部電源和IC間的去耦：在直流電源回路中，負載的變化會引起電源噪聲。局部去耦能夠減少沿著電源干線的噪聲傳播。連接著電源輸入口與PCB之間的大容量旁路電容起著一個低頻騷擾濾波器的作用。此外，在每個IC的電源和地之間都應當有去耦電容，以濾除IC的開關噪聲。去耦電容配置原則如下：(1)電源輸入端跨接10~100μF的電解電容器。如有可能，接100μF以上的更好。(2)原則上每個集成電路芯片都應布置一個的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1~10μF的鉭電容。(3)對于抗噪能力弱、關斷時電源變化大的器件，應在芯片的電源線和地線之間直接接入去耦電容。(4)去耦電容引線不能太長，尤其是高頻旁路電容不能有引線。去耦電容值的選取并不嚴格，可按C=1/f計算：即10MHz干擾頻率取。瓷片電容或多層陶瓷電容的高頻特性較好。*3.2.9局部電源和IC間的去耦：在直流電源回路中，負載的3.2.10布線技術：(1)過孔對高速信號，過孔產生1到4nH的電感和到的電容。因此，當鋪設高速信號通道時，過孔應該被保持絕對的最少。對于高速的并行線（如地址和數據線），如果層的改變是不可避免，應該確保每根信號線的過孔數一樣。

(2)45°角的路徑與過孔相似，直角的轉彎路徑應該被避免。因此，當轉動路徑時全部的直角路徑應該采用45°。圖10是45°路徑的一般規則--3W規則。*圖10：拐角設計3.2.10布線技術：(1)過孔*圖10：拐角設計(3)短截線圖11所示短截線產生反射，同時也潛在增加輻射天線的可能。雖然短截線長度可能不是任何系統已知信號波長的四分之一整數，但是附帶的輻射可能在短截線上產生振蕩。因此，避免在傳送高頻率和敏感的信號路徑上使用短截線。*圖11短截線(3)短截線*圖11短截線(4)樹型信號線排列雖然樹型排列帶有能產生多個短截線的信號路徑。因此，應該避免用樹型排列高速和敏感的信號線。(5)輻射型信號線排列輻射型信號排列通常有最短的路徑，以及產生從源點到接收器的最小延遲。但是這也能產生多個反射和輻射干擾，所以應該避免用輻射型排列高速和敏感信號線。(6)不變的路徑寬度信號路徑的寬度從驅動到負載應該是常數。改變路徑寬度時路徑阻抗會產生改變，從而產生反射和造成線路阻抗不平衡。所以最好保持路徑寬度不變。*(4)樹型信號線排列*(7)洞和過孔密集經過電源和地層的過孔的密集會在接近過孔的地方產生局部化的阻抗差異。供電面在這點是高阻，影響射頻電流傳遞。(8)切分孔隙切分孔隙（即長洞或寬通道）在電源層和地層范圍內產生不一致的區域，局部性地增加了電源層和地層的阻抗。(9)接地金屬化填充區所有的金屬化填充區應該被連接到地，否則，這些大的金屬區域能充當輻射天線。(10)最小化環面積保持信號路徑和它的地返回線緊靠在一起將有助于最小化地環，，也避免了潛在的天線環。對于高速單端信號，如果信號路徑沒有沿著低阻的地層走，可能必須沿著信號路徑流動來布置地線回路。*(7)洞和過孔密集*3.2.11其它布線策略：對雙層板，電源線和地線最好采用井字形網狀布線結構，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。在設計布線時應盡量避免長距離的平行走線，盡可能拉開線與線之間的距離，信號線與地線及電源線盡可能不交叉。在印制電路板布線時，還應注意以下幾點：(1)布線盡可能把同一輸出電流而方向相反的信號利用平行布局方式來消除磁場干擾。(2)時鐘信號引線最容易產生電磁輻射干擾，走線時應與地線回路相靠近。(3)總線驅動器應緊挨其欲驅動的總線。對于那些離開印制電路板的引線，驅動器應緊緊挨著連接器。(4)應盡量減小印制導線的電感量。因此，短而粗的導線對抑制干擾是有利的。(5)盡量避免使用大面積銅箔，必須用大面積銅箔時，最好用柵格狀。(6)如有可能在控制線（于印刷板上）的入口處加接R-C去耦，以便消除傳輸中可能出現的干擾因素。*3.2.11其它布線策略：對雙層板，電源線和地線最好采用井3.3PCB板的地線設計在PCB板的地線設計中，接地技術既應用于多層PCB，也應用于單層PCB。接地技術的目標是最小化接地阻抗，從此減少從電路返回到電源之間的接地回路的電勢。(1)正確選擇單點接地與多點接地在低頻電路中，信號的工作頻率小于1MHz，因而應采用一點接地。當信號工作頻率大于10MHz時，應采用就近多點接地。當工作頻率在1~10MHz時，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。高頻電路宜采用多點串聯接地，地線應短而粗，高頻元件周圍盡量布置柵格狀大面積接地銅箔。(2)將數字電路與模擬電路分開電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開。而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。(3)盡量加粗接地線應將接地線盡量加粗，使它能通過三倍于印制電路板的允許電流。*3.3PCB板的地線設計在PCB板的地線設計中，接地技術(4)將接地線構成閉環路對數字電路，將接地線做成閉環路可以明顯的提高抗噪聲能力。對模擬電路，則不允許地環路出現，否則會產生環路噪聲。(5)當采用多層線路板設計時，可將其中一層作為“全地平面”。這樣可減少接地阻抗，同時又起到屏蔽作用。我們常常在印制板周邊布一圈寬的地線，也是起著同樣的作用。(6)單層PCB的接地線在單層（單面）PCB中，接地線的寬度應盡可能的寬，且至少應為。地線跳線和寬度的改變應當保持為最低，否則將引起線路阻抗與電感的變化。(7)雙層PCB的接地線在雙層（雙面）PCB中，對于數字電路優先使用地線柵格/點陣布線。地線和電源線的寬度最少應為。另外的一種布局是將接地層放在一邊，信號和電源線放于另一邊。*(4)將接地線構成閉環路*(8)多層PCB中的接地面和電源面及PCB電容在多層板上，由分離電源面和地面的絕緣薄層產生了PCB電容。在單層板上，電源線和地線的平行布放也將存在這種電容效應。PCB電容等效于一個均勻分布在整個板上的去耦電容。在多層PCB中把電源面和接地面盡可能近的放置在相鄰的層中，以便在整個板上產生一個大的PCB電容。(9)高速電路與低速電路布放高速電路和元件時應使其更接近接地面，而低速電路和元件應使其接近電源面。(10)地的銅填充在某些模擬電路中，沒有用到的電路板區域是由一個大的接地面來覆蓋，以此提供屏蔽和增加去耦能力。(11)電源要求當電路需要不止一個電源供給時，采用接地將每個電源分離開。*(8)多層PCB中的接地面和電源面及PCB電容*3.4模擬-數字混合線路板的設計如何降低數字信號和模擬信號間的相互干擾呢？第一個原則是盡可能減小電流環路的面積；第二個原則是系統只采用一個參考面。相反，如果系統存在兩個參考面，就可能形成一個偶極天線；而如果信號不能通過盡可能小的環路返回，就可能形成一個大的環狀天線。在設計中要盡可能避免這兩種情況。有人建議將混合信號電路板上的數字地和模擬地之間隔離。此時不能跨越了分割間隙布線，否則電磁輻射和信號串擾都會急劇增加。采用光隔離器件或變壓器也能實現信號跨越分割間隙。對于前者，跨越分割間隙的是光信號；在采用變壓器的情況下，跨越分割間隙的是磁場。還有一種可行的辦法是采用差分信號：信號從一條線流入從另外一條信號線返回，這種情況下，不需要地作為回流路徑。*3.4模擬-數字混合線路板的設計如何降低數字信號和模擬信號在實際工作中一般傾向于使用統一地，將PCB分區為模擬部分和數字部分。模擬信號在電路板所有層的模擬區內布線，而數字信號在數字電路區內布線?；旌闲盘朠CB設計是一個復雜的過程，設計過程要注意以下幾點：①將PCB分區為獨立的模擬部分和數字部分。②合適的元器件布局。③A/D轉換器跨分區放置。④不要對地進行分割。在電路板的模擬部分和數字部分下面敷設統一地。⑤在電路板的所有層中，數字信號只能在電路板的數字部分布線；模擬信號只能在電路板的模擬部分布線。⑥實現模擬和數字電源分割。⑦布線不能跨越分割電源面之間的間隙。⑧必須跨越分割電源之間間隙的信號線要位于緊鄰大面積地的布線層上。⑨分析返回地電流實際流過的路徑和方式來保證滿足前述要求。⑩采用正確的布線規則。*在實際工作中一般傾向于使用統一地，將PCB分區為模擬部分和數3.5印制電路設計一般規則3.5.1PCB布局規則：電路元件和信號通路的布局必須最大限度地減少無用信號的相互耦合：(1)低電平信號通道不能靠近高電平信號通道和無濾波的電源線，包括能產生瞬態過程的電路。(2)將低電平的模擬電路和數字電路分開，避免產生公共阻抗耦合。(3)高、中、低速邏輯電路在PCB上要用不同區域。(4)安排電路時要使得信號線長度最小。(5)保證相鄰板之間不能有過長的平行線。(6)EMI濾波器要盡可能靠近EMI源，并放在同一塊線路板上。(7)DC/DC變換器、開關元件和整流器應盡可能靠近變壓器放置，以使其導線長度最小。(8)盡可能靠近整流二極管放置調壓元件和濾波電容器。(9)印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。(10)對噪聲敏感的線不要與大電流、高速開關線平行。*3.5印制電路設計一般規則3.5.1PCB布局規則：*3.5.2PCB布線規則：在設計印制線路板時，應注意以下幾點：(1)從減小輻射騷擾的角度出發，應盡量選用多層板，內層分別作電源層、地線層。(2)電源線、地線、印制板走線對高頻信號應保持低阻抗。各種印制板走線要短而粗，線條要均勻。(3)電源線、地線及印制導線在印制板上的排列要恰當，減小信號線與回線之間所形成的環路面積。(4)時鐘產生器盡量靠近到用該時鐘的器件。(5)石英晶體振蕩器外殼要接地。(6)用地線將時鐘區圈起來，時鐘線盡量短。(7)印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發射與耦合。(8)單面板和雙面板用單點接電源和單點接地；電源線、地線盡量粗。*3.5.2PCB布線規則：在設計印制線路板時，應注意以下(9)I/O驅動電路盡量靠近印刷板邊，讓其盡快離開印刷板。(10)關鍵的線要盡量粗，并在兩邊加上保護地。高速線要短而直。(11)元件引腳盡量短，尤其去耦電容引腳盡量短。(12)對A/D類器件，數字部分與模擬部分寧可統一也不要交叉。(13)時鐘、總線、片選信號要遠離I/O線和接插件。(14)模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。(15)時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳遠離I/O電纜。(16)石英晶體下面以及對噪聲敏感的器件下面不要走線。(17)弱信號電路，低頻電路周圍不要形成電流環路。(18)任何信號都不要形成環路，但如不可避免，讓環路區盡量小。*(9)I/O驅動電路盡量靠近印刷板邊，讓其盡快離開印3.5.3PCB設計時的電路措施：(1)可用串一個電阻的辦法，降低控制電路上下沿跳變速率。(2)盡量為繼電器等提供某種形式的阻尼。(3)對進入印制板的信號及從高噪聲區來的信號要加濾波，同時用串終端電阻的辦法，減小信號反射。(4)MCU無用端要接電源或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空。(5)閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。(6)為每個集成電路設一個去耦電容。每個電解電容邊上都要并聯一個小的高頻旁路電容。(7)用大容量的鉭電容或聚酯電容而不用電解電容作電路充放電儲能電容。*3.5.3PCB設計時的電路措施：(1)可用串一個電阻4.接地和搭接設計*接地的基本概念

接地點的選擇

信號接地方式及其比較

地線環路干擾及其抑制

接地的基本方法

接地和搭接設計公共阻抗干擾及其抑制

設備接大地

搭接

接地及搭接設計一般規則

接地是成本最低的電磁兼容設計和整改措施！4.接地和搭接設計*接地的基本概念接地點的選擇信號接地4．接地和搭接設計而地線或接地平面總有一定的阻抗，信號通過該阻抗會有一定的壓降，從而引起接地干擾。同時，恰當的接地給高頻騷擾信號形成低阻抗通路，抑制了高頻信號對其他電子設備的騷擾?？梢?，接地即存在接地阻抗而引起接地干擾，接地又是抑制干擾的一種技術措施。比較而言，良好的接地是改善設備或系統電磁兼容性能的一種有效而經濟的方案。*4．接地和搭接設計而地線或接地平面總有一定的阻抗，信號通過4.1接地的基本概念電路中的“地”一般定義為電路或系統的零電位參考點。它不一定是實際的大地，它可以是設備的外殼或其它金屬板、線。

“接地”一般是指電路或系統與“地”之間建立低阻抗通路。其中一點通常是系統的一個電氣或電子元器（組）件，而另一點為“地”。*4.1接地的基本概念電路中的“地”一般定義為電路或系統的零4.1.1對接地平面的要求：接地平面應是零電位，它作為系統中各電路任何位置、所有信號的公共電位參考點。良好的接地平面與布線間應有大的分布電容，而平面本身的引線電感將是很小，力求減少它的阻抗。要盡量減少公共接地阻抗上所產生的騷擾電壓，同時還要盡量避免形成不必要的地回路。4.1.2地線的阻抗：地線阻抗指的是交流狀態下導線對電流的阻抗，這個阻抗主要是由導線的電感引起的。當工作頻率較高時，導線的阻抗遠大于直流電阻。對于數字電路而言，電路的工作頻率是很高的，因此地線阻抗對數字電路的影響是十分可觀的。*4.1.1對接地平面的要求：接地平面應是零電位，它作為系統4.1.3接地的目的：接地的基本目的有兩個：一是為信號電壓提供一個零電位參考點，稱為信號接地；接地的另一個目的是為了安全，稱為安全接地。安全接地就是把設備的外殼利用低阻導體連至大地（且一定是接到大地），以防止人員觸及設備外殼時產生電擊事故。電磁兼容技術的接地屬于信號接地，它不一定通過導體接入大地。一般情況下，信號接地點與安全接地點不應為同一位置，否則信號端將會引入嚴重的干擾。*圖12：信號地示意圖220V0V圖13：安全地的作用4.1.3接地的目的：接地的基本目的有兩個：*圖12：信號4.1.4安全接地：安全接地包括電氣安全接地和雷電防護接地。電氣安全接地：從安全的角度考慮，Ⅰ類設備的金屬外殼必須通過黃綠雙色安全地線接地（接電網電源“地”），并要求接地電阻足夠小。雷電防護接地：設施的雷電保護系統是一個獨立的系統，由避雷針、下導體和與接地系統相連的接頭組成。雷電放電接地僅對設施而言，設備沒有這個要求。4.1.5電磁兼容接地：電磁兼容接地是出于電磁兼容設計而要求的接地?？砂ǎ浩帘谓拥兀簽榱朔乐闺娐分g由于寄生電容存在產生相互干擾、電路輻射電場或對外界電場敏感，必須用接地的金屬材料進行必要的隔離和屏蔽。濾波器接地：濾波器中一般都包含信號線或電源線到地的旁路電容，因此必須接地。噪聲和干擾抑制：對內部噪聲和外部干擾的控制需要設備或系統上的許多點與地相連，從而為干擾信號提供“最低阻抗”通道。電路參考：電路之間信號要正確傳輸，必須有一個公共電位參考點，這個公共電位參考點就是地。*4.1.4安全接地：安全接地包括電氣安全接地和雷電防護接地4.2接地的基本方法接地方法有三種基本形式：浮地、單點接地和多點接地，如圖14所示。這些方法可以單獨使用，也可在給定的設備及系統中組合使用（混合接地）。4.2.1浮地：是一種將電路或設備與公共接地平面或可能引起環路電流的公共導線進行電隔離的方法。完全浮地容易出現靜電積累，產生靜電擊穿現象。折衷辦法就是：必要時在采用浮地的設備與大地之間接入一個電阻值很大（約幾兆歐）的泄放電阻，以消除靜電積累。*ABCA浮地4.2接地的基本方法接地方法有三種基本形式：浮地、單點接地4.2.2單點接地：是指在一個線路中，只有一個物理點被定義為接地參考點，其它各個需要接地的點都直接接到這一點上。單點接地系統在概念上是最簡單的，并且它能夠消除公共阻抗耦合和低頻地環路。這種結構在1MHz以下能工作得很好。若系統的工作頻率較高，以致對應的工作波長可與系統的接地引線的長度比擬時，就不能再用單點接地方式。*ABCB單點接地4.2.2單點接地：是指在一個線路中，只有一個物理點被定義4.2.3多點接地：是指一個系統中各個接地點都直接接到距它最近的接地平面上，以使接地引線的長度最短。多點接地適用于高頻電路（f>10MHz）。這個接地平面應是低阻材料制成，并有適宜的長度和足夠的寬度和厚度。由于多點接地系統中形成了各種地線回路，它們對于設備內同時使用具有較低頻率的電路會產生不良的影響。如果出現了這種情況，可以采用混合接地方法。*ABCDEFC多點接地4.2.3多點接地：是指一個系統中各個接地點都直接接到距它4.2.4混合接地：單點和多點接地的各自優缺點，促使人們想到了混合接地。只將需要就近接地的點，就近直接與接地平面相連（或對需要高頻接地的點，通過旁路電容與接地平面相連），其余各點均采用單點接地。單點接地與多點接地的分界常以流通信號波長λ的倍為界，凡單點接地線長度達到以上時，就應當用多點接地。接地引線的長度必須小于λ/4，這僅是考慮到“地”作用的起碼要求。如果一個電路對此電壓降很敏感，則接地引線的長度不大于或更??；如果只是一般的敏感，則接地引線可長些，但一般不超過。*ABCDEFD混合接地4.2.4混合接地：單點和多點接地的各自優缺點，促使人們想4.3信號接地方式及其比較4.3.1共用地線串聯一點接地：如圖15A所示。這種接地方法會形成共地干擾。從防止噪聲和抑制干擾的角度出發，這種接地方式是最不適用的。但由于它的線路比較簡單，用的場合仍然較多。當各電路的電平相差不大時可以使用，使用時注意要把相對電平較低的電路放在距接地點最近的地方。而若各電路的電平相差較大，則不能使用這種接地方式。4.3.2獨立地線并聯一點接地：如圖15B所示。這種接地方式的各電路的地電位只與本電路的地電流及地線阻抗有關，所以它最適用于低頻電路。但由于這樣做時地線根數多，由于分別接地勢必增加地線長度，從而增加了地阻抗，引入較大的接地干擾。這種接地方式可能還會造成各地線相互間的電感耦合，因此這種接地方式不適合于高頻電路。*ABCB：并聯單點接地ABCA：串連單點接地4.3信號接地方式及其比較4.3.1共用地線串聯一點接地4.3.3獨立地線并聯多點接地：如圖16所示。為了降低地線阻抗，在高頻段都使用多點接地方式，即電路中所有的地線分別連至最近的低阻抗公共地（一般是機殼）。每個電路的地線應盡可能縮短，以降低地線阻抗。由于集膚效應，高頻電流只流經機殼表面，為了在高頻時降低地線阻抗，通常要將地線和公共地鍍銀。另外，在導體截面積相同的情況下，為了減少接地阻抗，常用矩形截面導體做成地線帶。這種接地方式中電路和機殼在許多點搭接（L＜），使駐波最小，通常用于具有相同噪聲特性的高頻電路。*ABCDEF圖16：獨立多點接地4.3.3獨立地線并聯多點接地：如圖16所示。為了降低地4.3.4電路系統的分組接地：如圖17所示。電路系統在低頻時多采用串并聯一點接地的綜合接法，即在符合噪聲標準和簡單易行的前提下統籌兼顧，分組接地。通過分組將具相同噪聲特性的電路連接在一起，分別連接到公共地。敏感的電路應離單點地最近，干擾最大的電路也應最靠近公共點。這種裝置減少了所需地線的總數，使高頻電路有良好的局部接地。當電路板上有分開的模擬地和數字地時，應當將二極管背靠背互連以防止電路板上的靜電積累，并可以避免當兩個地不能同步斷開造成電路損壞。*圖17串并聯分組接地4.3.4電路系統的分組接地：如圖17所示。電路系統在低頻4.3.5混合接地：如圖18所示。當單點接地和多點接地均無法單獨滿足系統要求時，可以采取由浮地、單點接地和多點接地系統組合而成的混合接地系統（一種很常見的安排）。圖18a，數字電路采用多點接地方式，并通過一根接地線與系統地其它電路單點接地。圖18b，一個約1mH的電感器用來泄放靜電，同時將高頻電路與機殼地隔離。圖18c，電容器沿著電纜每長度安放，可防止高頻駐波并避免低頻接地環路。*圖18混合接地4.3.5混合接地：如圖18所示。當單點接地和多點接地均無4.4接地點的選擇為了保證電路正常工作，同時又盡量減少接地干擾，必須恰當地選擇接地點的個數及接地點的位置。4.4.1放大器與信號源間接地點的選擇：宜單點接地，并選擇放大器的共同參考點作為接地點，而將信號源與地隔離，這樣做可以抑制噪聲干擾。4.4.2多級電路接地點的選擇：一般地說，電子設備中的低電平級電路是受干擾電路，因此接地點選擇在低電平級電路的輸入端。4.4.3高增益放大器屏蔽體接地點的選擇：高增益放大器常以金屬外殼作屏蔽，以防外來電場的干擾。屏蔽與接地須共同作用才能使干擾降至最低。為了這個目的及電路的穩定性，屏蔽體必須接入放大器的共同參考線上。*4.4接地點的選擇為了保證電路正常工作，同時又盡量減少接地4.4.4低頻電纜屏蔽體接地點的選擇：低頻電路使用的電纜之外屏蔽導體也要單點接地。唯一可行的辦法是將未接地屏蔽層直接接于放大器的共同參考點。4.4.5同軸電纜與屏蔽絞線接地點的選擇：宜選擇單端接地。若兩端都接地，則因兩端地電位不可能相同使干擾的抑制效果較差。若技術上要求兩端都接地，則應使一部分的地回路電流經由低阻抗的屏蔽層，而不經由同軸電纜的中心導體或信號絞線。若要得到更好的抗干擾能力，則可使用隔離變壓器、光電耦合裝置等以達到要求。*4.4.4低頻電纜屏蔽體接地點的選擇：低頻電路使用的電纜之4.5地線環路干擾及其抑制由于兩接地點（多點接地時）間總不可避免地存在一定的阻抗，地電流在該公共阻抗上即產生地電壓。地電壓直接加到電路上成為騷擾電壓。這種干擾稱為地環路干擾。如圖19所示。為了抑制地環路干擾，在設計中應盡量減小公共接地阻抗，恰當地選擇接地點的位置，盡量減少地環路。此外還可以采取下列技術措施，以進一步抑制地環路干擾。4.5.1完全浮地：完全的浮地可以徹底消除接地干擾和地環路干擾。*4.5地線環路干擾及其抑制由于兩接地點（多點接地時）間總不4.5.2將一端的設備浮地：如果將一端電路浮地，就切斷了地環路，因此也可以消除地環路電流。若出于安全的考慮不允許電路浮地。這時可以考慮將設備通過一個電感接地。對于50Hz的交流設備接地阻抗很小，而對于頻率較高的信號，設備接地阻抗較大，減小了地環流。另外，盡管設備浮地，但設備與地之間還是有寄生電容，在頻率較高時會提供較低的阻抗，因此并不能有效地減小高頻地環流。4.5.3差分平衡電路：由于差分平衡器件是按照加于電路兩輸入端的電壓差值工作的。當噪聲等量加于它的輸入端口時，則其輸出將不存在噪聲。所以利用差分平衡器件有助于減小接地電路干擾的影響。但實際上，差分器件或相關的整個電路中總會存在某些不平衡。增加差分放大器的輸入電阻和減少信號源內阻可以相對減小噪聲輸出。*4.5.2將一端的設備浮地：如果將一端電路浮地，就切斷了地4.5.4隔離變壓器：采用隔離變壓器可以起到抑制地環路干擾的作用。但是由于變壓器繞組之間存在分布電容，通過它仍可形成地環路。如果在變壓器繞組之間加電屏蔽接至負載的接地端可以有效地減小繞組間的分布電容。為防止地環路電壓通過屏蔽層與繞組間的分布電容耦合加至負載造成干擾。此外，變壓器要安裝在信號接收設備的一側。經過良好屏蔽的變壓器可以在1MHz以下頻率提供有效的隔離。*4.5.4隔離變壓器：采用隔離變壓器可以起到抑制地環路干擾4.5.5縱向扼流圈（共模扼流圈）當傳輸的信號中有直流分量或很低的頻率分量時，可用縱向扼流圈。縱向扼流圈是由兩個繞向相同、匝數相同的繞組（及磁芯）構成，一般常用雙線并繞而成。信號電流在兩個繞組流過時方向相反，產生的磁場互相抵消，呈現低阻抗。所以扼流圈對信號電流不起扼流作用，也不切斷直流。地線中的騷擾電流流經兩個繞組時方向相同，產生的磁場同向相加，所以扼流圈對地環路騷擾電流呈現高阻抗，可以起到抑制地環路干擾的作用。但要注意控制縱向扼流圈的寄生電容，否則對高頻干擾的隔離效果很差。共模扼流圈的匝數越多，則寄生電容越大，高頻隔離的效果越差。*4.5.5縱向扼流圈（共模扼流圈）當傳輸的信號中有直流分量4.5.6光電耦合器：光電耦合器完全切斷了兩個電路的地環路。光耦的寄生電容一般為2pF，能夠在很高的頻率提供良好的隔離。這樣，光電耦合器的前級和后級電路的地電位即使不同，也不會造成干擾。光電耦合器對數字電路特別適用。由于電流與光強的線性關系較差，若用它傳輸模擬信號則會產生較大的非線性失真，故光電耦合器此時的使用受到限制。*4.5.6光電耦合器：光電耦合器完全切斷了兩個電路的地環路4.6公共阻抗干擾及其抑制4.6.1公共阻抗耦合的形成：當兩個電路共用一段地線時，由于地線的阻抗，一個電路的地電位會受另一個電路工作電流的調制。這樣一個電路中的信號會耦合進另一個電路，這種耦合稱為公共阻抗耦合，如圖20所示。*4.6公共阻抗干擾及其抑制4.6.1公共阻抗耦合的形成：在數字電路中，由于信號的頻率較高，地線往往呈現較大的阻抗。這時，如果存在不同的電路共用一段地線，就可能出現公共阻抗耦合的問題。圖21的例子說明了一種干擾現象。圖21是一個有四個門電路組成的簡單電路。假設門1的輸出電平由高變為低，這時電路中的寄生電容會通過門1向地線放電，由于地線的阻抗，放電電流會在地線上產生尖峰電壓，如果這時門2的輸出是低電平，則這個尖峰電壓就會傳到門2的輸出端，門4的輸入端，如果這個尖峰電壓的幅度超過門4的噪聲門限，就會造成門4的誤動作。*圖21：地線阻抗造成誤動作在數字電路中，由于信號的頻率較高，地線往往呈現較大的阻抗。*4.6.2消除公共阻抗耦合：消除公共阻抗耦合的途徑有兩個：一個是減小公共地線部分的阻抗，這樣公共地線上的電壓也隨之減小，從而控制公共阻抗耦合。另一個方法是通過適當的接地方式避免容易相互干擾的電路共用地線。減小地線阻抗的核心問題是減小地線的電感。這包括使用扁平導體做地線，用多條相距較遠的并聯導體作接地線。對于印刷線路板，在雙層板上布地線網格能夠有效地減小地線阻抗。在多層板中專門用一層做地線雖然具有很小的阻抗。避免公共阻抗耦合的接地方法是并聯單點接地。并聯接地的缺點是接地的導線過多。因此在實際中，對于相互干擾較少的電路，可以采用串聯單點接地。可以將電路按干擾大小分類，然后在同類電路內部用串聯單點接地，不同類型的電路采用并聯單點接地。*4.6.2消除公共阻抗耦合：消除公共阻抗耦合的途徑有兩個：4.7設備接大地4.7.1設備接大地：實用中，通常還要將設備的信號地、機殼與大地連在一起，并以大地作為設備的接地參考點。設備接大地的目的有三個：設備的安全接地，保證了對設備的操作人員實現安全保護。泄放機箱上所積聚的電荷，避免因電荷積聚使機箱電位升高，造成電路工作的不穩定。避免設備在外界電磁環境的作用下使設備對大地的電位發生變化，造成設備工作的不穩定。4.7.2接大地的方法與接地電阻：接大地有效性的重要指標是接地電阻。正確的接大地方法是用直徑1cm~2cm的銅棒（長2m~4m）打入地下，深度在2m以上。一根銅棒的接地電阻在25Ω左右，這對一些小功率電氣設備已足夠用。若要更小的接地電阻，可增加銅棒附近地域的鹽份和水份，必要時還可將幾根銅棒互連成網。在權衡設備投資及防雷、防電源故障和防電磁脈沖的要求后，接地電阻以10Ω為設計目標是合理的。*4.7設備接大地4.7.1設備接大地：*4.8搭接搭接是將兩個金屬構件以低阻抗通路連接起來，如果其中一個金屬構件是地平面，則這種搭接就是接地。良好的搭接是減少電磁干擾所必需的，因為良好的搭接可以減小設備電位差引起的干擾，同時使接地阻抗減小，這就減小了地電壓形成的環路干擾。此外，良好的搭接能使屏蔽、濾波等抑制干擾設計目的得以實現。直流電阻常用來說明搭接的質量。一般規定其值為以下，最大不得超過。隨著頻率的提高，由于集膚效應使這一電阻或阻抗提高。為了減小射頻搭接阻抗，應盡量減小搭接條的長寬比，此比值一般不應超過5。搭接有直接搭接、間接搭接（有中間導體）和永久結構（焊接、熔接、鍛造、鉚接）等。因為搭接片在高頻時呈現很大的阻抗，所以間接搭接不用于高頻。*4.8搭接搭接是將兩個金屬構件以低阻抗通路連接起來，如果其無論是直接搭接還是間接搭接，都要求首先對搭接面進行凈化處理，有時還需要在其表面鍍覆良導電層。另外，還要注意避免搭接可能出現的腐蝕現象及化學電池作用。最好的搭接是直接的、永久的和相同金屬－金屬的焊接。金屬－金屬間直接壓制搭接是第二個最好方法。第三個最好方法是在金屬表面上涂導電涂料加壓形成。導電膠可以用于屏蔽室縫隙密封和另外的地方，如可能有一點要移動的地方。這些搭接壓力大約為69kPa。為使搭接可拆卸或用作減震組件，用金屬搭接條、編織條或導線。搭接條應短而寬，長度比為５以下，優選為３，使接地阻抗最小。接地搭接條絕不能串聯連結。不要使用自攻螺絲、螺絲、螺母、軸承、鉸鏈或滑動片來固定搭接。因為它們接觸不可靠。*無論是直接搭接還是間接搭接，都要求首先對搭接面進行凈化處理，4.9接地及搭接設計一般規則4.9.1接地設計:(1)在接地設計時，要根據實際情況選擇接地方式及接地點。(2)考慮到集膚效應，接地線需要選用帶狀編織線。如果對接地要求很高，還可在其表面鍍銀，這主要是減小導線的表面電阻率，因而達到減小接地線高頻阻抗的目的。(3)接地線應與接地面良好搭接。(4)在接地線與接地平面之間不應有鎖緊墊圈、襯墊，而且不應使用襯墊、螺栓、螺母作為接地回路的一部分。(5)存在繼電器等有大電流突變的場合，要用單獨接地以減少對其他電路的瞬變耦合。(6)用緊繞的雙絞線也能獲得極好的屏蔽性能。(7)當屏蔽電纜傳輸高頻信號時，電纜外層屏蔽應采用多點接地，要做到每隔有一個接地點。(8)端接電纜屏蔽層時，屏蔽層接地不能用辮狀接地，而應當讓屏蔽層包裹芯線，然后再讓屏蔽層360度接地。(9)電路尺寸小于時可用單點接地，大于時可用多點接地。(10)對工作頻率很寬的系統要用混合接地。*4.9接地及搭接設計一般規則4.9.1接地設計:*(11)出現地線環路問題時，可用浮地隔離（如變壓器，光電）。(12)所有接地線要短。(13)接地線要導電良好，避免高阻性。(14)對信號線、信號回線、電源系統回線以及底板或機殼都要有單獨的接地回線。(15)對于那些將出現較大電流突變的電路，要有單獨的接地回線。(16)低電平電路的接地線必須交叉的地方，要使導線互相垂直。(17)使用平衡差分電路，以盡量減少接地電位的騷擾影響。(18)對于最大尺寸遠小于λ/4的電路，使用單點接地的絞合線，以使設備抗擾度最好。(19)交直流線不能綁扎在一起。交流線本身要絞合起來。(20)需要用同軸電纜傳輸信號時，要通過屏蔽層提供信號回路。低頻電路可在信號源端單點接地；高頻電路則采用多點接地。(21)高頻、低電平傳輸線要用多層屏蔽，各屏蔽層用單點接地。*(11)出現地線環路問題時，可用浮地隔離（如變壓器，光電）4.9.2搭接設計：搭接是把一定的金屬部件機械地連接在一起的過程，目的是實現低電阻的電氣接觸，幫助實現對射頻騷擾的抑制。(1)盡可能用同樣的金屬搭接。(2)保證搭接的直流電阻不大于25毫歐。不能用歐姆表來評估射頻搭接或射頻墊圈。(3)對不同金屬進行搭接要注意各種金屬在電化學序列表中的相對位置。電位差要盡可能小，并有合適的防腐蝕措施。(4)修整搭接表面，以便得到最大的接觸面積。搭接后立即涂敷保護層。(5)搭接前清洗所有配接表面。為防止氧化，在清除了保護層之后就搭接配合表面。(6)對于永久性搭接應盡可能用熔焊或銅焊、錫焊連接所有的接合面。射頻搭接應優先采用永久性搭接。(7)不允許用導電漆來實現電的或射頻搭接。(8)壓緊所有的射頻襯墊。*4.9.2搭接設計：搭接是把一定的金屬部件機械地連接在一起5.屏蔽技術應用*屏蔽的基本概念屏蔽機箱的設計

屏蔽原理

設備孔縫的屏蔽設計

屏蔽效能的設計

屏蔽技術應用電磁屏蔽材料的選用屏蔽設計一般規則屏蔽是抑制輻射干擾的有效辦法！5.屏蔽技術應用*屏蔽的基本概念屏蔽機箱的設計屏蔽原理5.1屏蔽的基本概念屏蔽是利用導電或導磁材料制成的殼、板、套、筒等各種形狀的屏蔽體，將電磁能量制限在一定空間范圍內的抑制輻射干擾的一種有效措施。屏蔽能有效抑制通過空間傳播的電磁干擾。采用屏蔽的目的有兩個：一是限制設備內部的輻射電磁能越出某一區域；二是防止外部的輻射電磁能進入某一區域。在較低的頻率范圍內，干擾一般發生在近場。高阻抗電場源的近場主要為電場分量，而低阻抗磁場源的近場主要為磁場分量。當頻率增高時，干擾趨于遠場，此時電場和磁場分量均不可忽略。對應于三種情況的屏蔽分別稱為：電（場）屏蔽、磁（場）屏蔽和電磁（場）屏蔽。靜電屏蔽和恒定磁場的屏蔽分別是電屏蔽和磁屏蔽的特例。*5.1屏蔽的基本概念屏蔽是利用導電或導磁材料制成的殼、板、5.3屏蔽原理按屏蔽所起的作用分，有電屏蔽、磁屏蔽和電磁場屏蔽三種。5.3.1電屏蔽：電屏蔽的實質是減少兩個設備（或兩個電路、組件、元件）間電場感應的影響。它包括靜電屏蔽和對近場的高阻抗電場源的低頻電場的屏蔽兩部分。電屏蔽應具有兩個基本要點，即完善的屏蔽體和良好的接地。屏蔽靜電場源對外界的干擾：使用屏蔽體將靜電場源包圍起來，并將屏蔽體接地，將靜電場源所產生的電力線封閉在屏蔽體內部。屏蔽外來靜電場的干擾：接地的金屬屏蔽體能實現有效的屏蔽。低頻電場的屏蔽：屏蔽體必須選用導電性能良好的材料，也必須接地。只有這樣才能有效地減小干擾。若屏蔽體不接地或接地不良，則由于分布電容的作用將會導致加屏蔽后干擾反而變得更大。*5.3屏蔽原理按屏蔽所起的作用分，有電屏蔽、磁屏蔽和電磁場5.3.2磁屏蔽：磁屏蔽包括兩部分：恒定磁場的屏蔽和對低阻抗磁場源的近區場即低頻時變磁場的屏蔽。磁屏蔽體一般選用鋼、鐵、坡莫合金等高導磁率的鐵磁性材料，這種磁屏蔽體在空氣中可使大部分磁量從中流過，從而達到了減弱磁場的目的。這個結論無論對于恒定磁場還是低頻交變磁場都是適用的。選用高導磁率的材料，增加屏蔽體的壁厚，以減少屏蔽體的磁阻。被屏蔽物要放在屏蔽體中心位置，盡可能不讓磁通經過被屏蔽物，避免降低屏蔽效果。注意屏蔽體的結構，凡縫隙、通風孔等應順著磁場方向分布，盡可能不阻斷磁通的通過。對強磁場可采用雙層屏蔽體結構：當要屏蔽外部強磁場時，要求外層屏蔽體選用不易磁飽和的材料，如硅鋼等；內層則用容易達到飽和的高導磁材料，如坡莫合金等。反之，屏蔽體的材料使用次序也顛倒過來。兩層屏蔽體在安裝時要注意彼此間的磁路絕緣。如屏蔽體無接地要求，可用絕緣材料作支撐。如要求接地，兩層屏蔽體可用非鐵磁材料的金屬作支撐。*5.3.2磁屏蔽：磁屏蔽包括兩部分：恒定磁場的屏蔽和對低阻5.3.3電磁屏蔽：電磁屏蔽是在輻射干擾的遠區場，同時屏蔽電場和磁場的一種措施。其目的是要阻止電磁場在空間傳播。電磁屏蔽就是選用良導體制成的屏蔽體，通過對電磁波的反射和吸收作用來達到衰減電磁能量，減少輻射干擾的目的。電磁屏蔽不但要求有良好的接地，而且要求屏蔽體具有良好的導電連續性，對屏蔽體的導電性要求要比靜電屏蔽高得多。為了滿足電磁兼容性要求，常常用高導電性的材料作為屏蔽材料，如銅板、銅箔、鋁板、鋁箔、鋼板或金屬鍍層、導電涂層。*5.3.3電磁屏蔽：電磁屏蔽是在輻射干擾的遠區場，同時屏蔽5.3.4多層屏蔽：在屏蔽要求很高的情況下，單層屏蔽往往難以滿足要求，這就要采用多層屏蔽。一般多層屏蔽的夾層為空氣。雙層屏蔽體的屏效小于兩個單層屏蔽體的屏效之和。在頻率很高時，電磁波在兩屏蔽層間會產生諧振。當兩層間距為1/4波長的奇數倍時，雙層屏蔽具有最大的屏效；當兩層間距為1/4波長的偶數倍時，屏效最小。所以屏蔽層間的諧振及層間距為1/4波長的偶數倍，都是多層屏蔽應用中應力求避免的。5.3.5屏蔽體的孔縫對屏效的影響：實際的屏蔽體由于制造、裝配、維修、散熱等原因，必須開有孔縫。孔縫泄露是影響屏蔽體屏效的最重要因素。所以有以下結論：在頻率很高時（f>10MHz），屏蔽體屏效主要取決于孔縫泄露，而對屏蔽材料的厚度及材料種類的選擇(只要是導電的)，除了滿足必要的剛度、強度外，無需給予過多的考慮。*5.3.4多層屏蔽：在屏蔽要求很高的情況下，單層屏蔽往往難5.4屏蔽機箱的設計機箱上的接縫、開口等都是電磁波的泄漏源。穿過機箱的電纜也是造成屏蔽效能下降的主要原因。解決機箱縫隙電磁泄漏的方式是在縫隙處用電磁密封襯墊。電磁密封襯墊是一種導電的彈性材料，它能夠保持縫隙處的導電連續性。常見的電磁密封襯墊有導電橡膠、雙重導電橡膠、金屬編織網套、螺旋管襯墊、定向金屬導電橡膠等。機箱上開口的電磁泄漏與開口的形狀、輻射源的特性和輻射源到開口處的距離有關。通過適當設計開口尺寸和輻射源到開口的距離能夠改善屏蔽效能的要求。通風口可使用穿孔金屬板，只要孔的直徑足夠小，就能夠達到所要求的屏蔽效能。當對通風量的要求高時，必須使用截止波導通風板（蜂窩板），否則不能兼顧屏蔽和通風量的要求。諸如計算機顯示屏等，即要滿足視覺需要，又要滿足防電磁泄漏要求，通常在顯示屏前加裝高性能屏蔽視窗。屏蔽機箱上絕不允許有導線直接穿過。當導線必須穿過機箱時，一定要使用適當的濾波器，或對導線進行適當的屏蔽。*5.4屏蔽機箱的設計機箱上的接縫、開口等都是電磁波的泄漏源顯示窗的處理*顯示窗的處理*安裝屏蔽機箱時的正確方法*安裝屏蔽機箱時的正確方法*操作按鍵的處理*操作按鍵的處理*開關、表頭的EMI屏蔽*開關、表頭的EMI屏蔽*同軸電纜接頭的端接屏蔽電纜的可靠端接*同軸電纜接頭的端接屏蔽電纜的可靠端接*圖22為一款電腦機箱所采取的屏蔽措施。機箱框架上能見到很多的彈性觸點，它們就是用來加強與側板的接觸的，這種觸點排列的越緊密越好。擴展插卡擋板上增加了金屬彈片，使插卡連接時有更好的彈性和接觸能力，與機箱成為一個屏蔽整體，可有效地降低輻射干擾。機箱后部上的通風口用孔徑較小而數量較多的小金屬孔代替，對不適用開小孔的側面則使用金屬網對通風口進行屏蔽。這樣也能有效的降低電磁輻射的泄漏。

*圖22：電腦機箱的幾種屏蔽措施圖22為一款電腦機箱所采取的屏蔽措施。*圖22：電腦機箱的幾5.5設備孔、縫的屏蔽設計由于屏蔽外殼要分成多個部份進行制作，因此就會有縫隙需要接合，另外通常還得在屏蔽外殼上打孔以便外部連接。制造、面板聯接、通風口、外部監測窗口以及面板粘著組件等都需要在屏蔽外殼上打孔，從而大大降低了屏蔽性能。盡管溝槽和縫隙不可避免，但在屏蔽設計中對與電路工作頻率波長有關的溝槽長度作仔細考慮是很有好處的。當縫隙長度為波長（截止頻率）的一半時,射頻波開始以20dB/10倍頻程（縫隙為1/10波長）或6dB/8倍頻程（縫隙為1/2波長）的速率衰減。通常射頻發射頻率一定的情況下，縫隙越窄衰減越嚴重，因為它允許通過的波長越短。當涉及到最高頻率時，必須要考慮可能會出現的任何諧波，不過實際上只需考慮一次及二次諧波即可。一旦知道了屏蔽外殼內射頻輻射的頻率及強度，就可計算出屏蔽外殼的最大允許縫隙和溝槽?？刹捎煤线m的導電襯墊使縫隙大小限定在規定尺寸內，從而實現這種衰減效果。*5.5設備孔、縫的屏蔽設計由于屏蔽外殼要分成多個部份進行制*縫隙的處理*縫隙的處理金屬機箱的開口與螺釘的設置*金屬機箱的開口與螺釘的設置*金屬機箱的開口對測量結果的影響*金屬機箱的開口對測量結果的影響*金屬機箱的開口對測量結果的影響*金屬機箱的開口對測量結果的影響*5.5.1設計難點：由于接縫會導致屏蔽外殼導電率下降，因此屏蔽效率也會降低，設計時應予考慮。在需要穿孔時，可利用厚屏蔽罩上面小孔的波導特性。通過小孔的厚度，可以計算相應的波導截止頻率。多孔薄型屏蔽層：比如薄金屬片上的通風孔等等，當各孔間距較近時設計上必須要仔細考慮?？赏ㄟ^專用公式計算此類金屬編織網的相關屏蔽效能以判斷設計是否滿足要求。接縫和接點：電焊、銅焊或錫焊是薄片之間進行永久性固定的常用方式，接合部位金屬表面必須清理干凈，以使接合處能完全用導電的金屬填滿。不建議用螺釘或鉚釘進行固定，因為緊固件之間接合處的低阻接觸狀態不容易長久保持。*5.5.1設計難點：由于接縫會導致屏蔽外殼導電率下降，因此5.5.2襯墊及附件裝配：導