VLSI系統導論:第八章 模擬單元與變換電路_第1頁
VLSI系統導論:第八章 模擬單元與變換電路_第2頁
VLSI系統導論:第八章 模擬單元與變換電路_第3頁
VLSI系統導論:第八章 模擬單元與變換電路_第4頁
VLSI系統導論:第八章 模擬單元與變換電路_第5頁
已閱讀5頁,還剩18頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

第八章

模擬單元與變換電路

8.1模擬集成電路中的基本元件

電阻、電容和晶體管是模擬集成電路的主要積木單元,MOS晶體管在第二章中已作了介紹,這里將主要討論電阻和電容的設計。我們還將考慮一些分布參數對元件性能的影響。

8.1.1電阻

電阻是基本的無源元件,在集成工藝技術中有多種設計與制造電阻的方法,根據阻值和精度的需要可以選擇不同的電阻結構和形狀。

1.摻雜半導體電阻

擴散電阻

所謂擴散電阻是指采用熱擴散摻雜的方式構造而成的電阻。這是最常用的電阻之一,工藝簡單且兼容性好,缺點是精度稍差。

離子注入電阻

同樣是摻雜工藝,由于離子注入工藝可以精確地控制摻雜濃度和注入的深度,并且橫向擴散小,因此,采用離子注入方式形成的電阻的阻值容易控制,精度較高。

摻雜半導體電阻的幾何圖形設計

電阻的幾何圖形設計包括兩個主要方面:幾何形狀的設計和尺寸的設計。

形狀設計與考慮

一個基本的依據是:一般電阻采用窄條結構,精度要求高的采用寬條結構;小電阻采用直條形,大電阻采用折彎形。

電阻圖形尺寸的計算

這樣的計算實際上是很粗糙的,因為在計算中并沒有考慮電阻的形狀對實際電阻值的影響,在實際的設計中將根據具體的圖形形狀對計算加以修正,通常的修正包括端頭修正和拐角修正。

端頭和拐角修正

因為電子總是從電阻最小的地方流動,因此,從引線孔流入的電流,絕大部分是從引線孔正對著電阻條的一邊流入的,從引線孔側面和背面流入的電流極少,因此,在計算端頭處的電阻值時需要引入一些修正,稱之為端頭修正。端頭修正常采用經驗數據,以端頭修正因子k1表示整個端頭對總電阻方塊數的貢獻。

對于折彎形狀的電阻,通常每一直條的寬度都是相同的,在拐角處是一個正方形,但這個正方形不能作為一個電阻方來計算,這是因為在拐角處的電流密度是不均勻的,靠近內角處的電流密度大,靠近外角處的電流密度小。經驗數據表明,拐角對電阻的貢獻只有0.5方,即拐角修正因子k2=0.5。襯底電位與分布電容

制作電阻的襯底是和電阻材料摻雜類型相反的半導體,即如果電阻是P型半導體,襯底就是N型半導體,反之亦然。這樣,電阻區和襯底就構成了一個PN結,為防止這個PN結導通,襯底必須接一定的電位。要求不論電阻的哪個端頭和任何的工作條件,都要保證PN結不能處于正偏狀態。

通常將P型襯底接電路中最低電位,N型襯底接最高電位,這樣,最壞工作情況是電阻只有一端處于零偏置,其余點都處于反偏置。

正是因為這個PN結的存在,又導致了摻雜半導體電阻的另一個寄生效應:寄生電容。電阻的襯底通常都是處于交流零電位,使得電阻對交流地存在旁路電容。如果將電阻的一端接地,并假設寄生電容沿電阻均勻分布,則電阻幅模的-3db帶寬近似的為:

其中,R□是電阻區的摻雜層方塊電阻,C0是單位面積電容,L是電阻的長度。

2.薄膜電阻

可以利用多種薄膜材料制作電阻。主要的薄膜電阻有多晶硅薄膜電阻和合金薄膜電阻。

多晶硅薄膜電阻

合金薄膜電阻

常用的合金材料有:Ta,方塊電阻:10~10000Ω/□;Ni-Cr,方塊電阻:40~400Ω/□;SnO2,方塊電阻:80~4000Ω/□;CrSiO,方塊電阻:30~2500Ω/□。合金薄膜電阻通過修正可以使其絕對值公差達到1%~0.01%的精度。主要的修正方法有氧化、退火和激光修正。3.有源電阻

所謂有源電阻是指采用晶體管進行適當的連接并使其工作在一定的狀態,利用它的直流和交流導通電阻作為電路中的電阻元件使用。

NMOS的直流電阻所對應的工作電流是I,源漏電壓是V,直流電阻。交流電阻是曲線在工作點O處的切線。因為VDS=VGS,所以,

顯然,這個電阻是一個非線性電阻,但因為一般交流信號的幅度較小,因此,這個有源電阻在模擬集成電路中的誤差并不大。

飽和接法的MOS器件的直流電阻在一定的范圍內比交流電阻大。在許多的電路設計中正是利用了這樣結構的有源電阻所具有的交、直流電阻不一樣的特性,來實現電路的需要。利用MOS的工作區域和特點,我們也能夠得到具有直流電阻小于交流電阻的特性。8.1.2電容

1.以N+硅作為下極板的MOS電容器

MOS電容器結構是:以金屬或重摻雜的多晶硅作為電容的上極板,二氧化硅為介質,重摻雜擴散區為下極板。

以多晶硅作為下極板的MOS電容器

以多晶硅作為電容器下極板所構造的MOS電容器是無極性電容器。這種電容器通常位于場區,多晶硅下極板與襯底之間的寄生電容比較小。

真空電容率=8.85×10-14F·cm-1,是二氧化硅的相對介電常數,約等于3.9,兩者乘積為3.45×10-13F·㎝-1,如果極板間氧化層的厚度為80nm(0.08),可以算出單位面積電容量為4.3×10-4,也就是說,一個1萬平方微米面積的電容器的電容只有4.3pF。

MOS電容器的電容量的大小和電容器的面積有關,還與單位面積的電容即兩個極板之間的氧化層的厚度有關。可以用下式計算

3.電容的放大——

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論