傳輸線與反射111.0引言

如果信號沿互連線傳播時所受到的瞬態阻抗發生變化，則一部分信號將被反射，另一部分發生失真并繼續傳播，這正是單一網絡中多數信號完整性問題產生的主要原因。 反射和失真使信號質量下降，看起來就像是振鈴。引起信號電平下降的下沖可能會超過噪聲容限，造成誤觸發。下圖表示短傳輸線末端由瞬態阻抗突變造成的反射噪聲。21.0引言 如果信號沿互連線傳播時所受到的瞬態阻抗發生變化1.0引言

只要信號遇到瞬態阻抗突變，反射就會發生。 反射可能發生在線末端，或者是互連線拓撲結構發生改變的地方，如拐角、過孔、T型結構、接插件等處。因此設計互連線的目的就是盡可能保持信號受到的阻抗恒定。

首先要保持互連線的特性阻抗恒定。因此，制造阻抗可控電路板變得越來越重要。

減小樁線（stub）長度、 使用菊花鏈代替分支結構、使用真正的點對點拓撲結構等設計技巧，都是為了保持瞬態阻抗恒定。

其次改進拓撲結構設計并增加分立電阻元件應對阻抗的突變，從而保證信號受到的瞬態阻抗恒定。31.0引言 只要信號遇到瞬態阻抗突變，反射就會發生。35.1阻抗變化處的反射

只要瞬態阻抗發生了改變，部分信號將沿著與原傳播方向相反的方向反射，而另一部分將繼續傳播，但幅度有所改變。將瞬態阻抗發生改變的地方稱為阻抗突變，或簡稱突變。 反射信號的量值由瞬態阻抗的變化量決定，如圖所示。如果第一個區域瞬態阻抗是Z1，第二個區域是Z2，則反射信號與入射信號幅值之比為（后面證明）：Vreflected表示反射電壓；Vincident表示入射電壓；Z1表示信號最初所在區域1的瞬態阻抗；Z2表示信號進入區域2時的瞬態阻抗；表示反射系數；45.1阻抗變化處的反射 只要瞬態阻抗發生了改變，部分信號將1.1阻抗變化處的反射

兩個區域的阻抗差異越大，反射信號量就越大。 例如，1V信號沿特性阻抗為50W的傳輸線傳播，開始所受到的瞬態阻抗為50W，當它進入特性阻抗為75W的區域時，反射系數為： (75-50)/(75+50)=0.2，反射電壓為1V×0.2=0.2V。 信號沿傳輸線傳播時遇到阻抗突變，在突變處將產生另一個波。該波將疊加在第1個波上，向源端傳播，其幅度等于入射電壓的幅度乘以反射系數。反射系數描述了反射回源端的那部分電壓。傳輸系數描述了通過交界面進入第二區域的部分入射電壓。51.1阻抗變化處的反射 兩個區域的阻抗差異越大1.2反射形成機理

為了減少和消除反射，在高速電路板設計中的要注意四點：使用可控阻抗互連線；傳輸線兩端至少有一端需要匹配；采用使多分支產生的影響最小化的布線拓撲結構；使幾何結構的不連續（突變）最小化。

61.2反射形成機理 為了減少和消除反射，在高速電路板設計中1.2反射形成機理

那么為什么會產生反射呢？

為了滿足兩個重要的邊界條件！

在突變交界面處，無論是從區域1還是從區域2看過去，交界面兩側的電壓和電流都必須是相同的。

邊界處不可能出現電壓不連續，否則此處會有一個無限大電場；也不可能出現電流不連續，否則會有一個無限大的磁場。71.2反射形成機理 那么為什么會產生反射呢？75.2反射形成機理為了維持分界面兩側的電壓和電流相等，就需要滿足關系式V1=V2，I1=I2。而I1=V1/Z1，I2=V2/Z2，同時成立，顯然，當兩個區域的阻抗不同時，這些關系式絕不可能同時成立。為了使整個系統協調穩定，區域1中產生了一個反射回源端的電壓。它的唯一目的就是吸收入射信號和傳輸信號之間不匹配的電壓和電流，如圖所示。

入射信號穿越分界面時，產生了反射電壓和電流，從而使分界面兩側的電壓和電流回路相匹配。85.2反射形成機理為了維持分界面兩側的電壓和電流相等，就需1.2反射形成機理入射信號Vinc向著分界面傳播，而傳輸信號Vtrans向遠離分界面的方向傳播。分界面兩側電壓相同的條件：在區域1，分界處總電流由入射電流和反射電流決定，它們傳播方向相反。區域1分界面處凈電流為Iinc-Irefl。 在區域2中，電流等于Itrans。分別從分界面兩側看進去，電流相同的條件是：91.2反射形成機理入射信號Vinc向著分界面傳播，而傳輸信1.2反射形成機理每個區域中的阻抗值為該區域中電壓與電流的比值：代入電流表達式中得：即：這就是反射系數的定義！101.2反射形成機理每個區域中的阻抗值為該區域中電壓與電流的1.3電阻性負載的反射

傳輸線的終端匹配有三種最重要的特殊情況。假設傳輸線的特性阻抗是50W。

首先，如果傳輸線的終端為開路，即末端的瞬態阻抗是無窮大。這時反射系數為1： (無窮-50)/(無窮+50)=1。

即在開路端將產生與入射波大小相同、方向相反、返回源端的反射波。 在傳輸線的末端（開路端的總電壓），將是兩個波的疊加。一個是幅度為1V的信號向開路端傳播，同時另一個也是1V信號，但它向相反的方向傳播。因此開路端的電壓為2V。見下圖。111.3電阻性負載的反射 傳輸線的終端匹配有三種最重要的特殊1.3電阻性負載的反射如果區域2是開路，則反射系數為1。此時開路處有兩個方向相反的波相疊加。121.3電阻性負載的反射如果區域2是開路，則反射系數為1。此1.3電阻性負載的反射

第二種特殊情況是傳輸線的末端與返回路徑相短路，即末端阻抗為0。反射系數為-1： (0-50)/(0+50)=-1。1V入射信號到達遠端時，產生-1V反射信號向源端傳播。 短路突變處測得的電壓為入射電壓與反射電壓之和，即0V。131.3電阻性負載的反射 第二種特殊情況是傳輸線的末端與返回1.3電阻性負載的反射 最后一種特殊情況是傳輸線末端所接阻抗與傳輸線的特性阻抗相匹配。如果傳輸線的末端連接50W電阻，則反射系數為0，此時不會存在反射電壓，50W電阻兩端的電壓就僅是入射信號。141.3電阻性負載的反射 最后一種特殊情況是傳輸線末端所接阻1.3電阻性負載的反射 當末端為一般電阻性負載時，信號所受到的瞬態阻抗在0到無窮大之間，這樣，反射系數在-1到+1之間。下圖給出了50W傳輸線的終端電阻與反射系數之間的關系。信號從50W的區域1到區域2各種阻抗時的反射系數。151.3電阻性負載的反射 當末端為一般電阻性負載時，信號所受1.3電阻性負載的反射 當區域2的阻抗小于區域1的阻抗時，反射系數為負，反射電壓也是負電壓。該負電壓行波將返回源端。這時電阻（負載）兩端的電壓總是小于入射電壓。1V入射信號，終端電壓值。為入射波與反射波之和。161.3電阻性負載的反射 當區域2的阻抗小于區域1的阻抗時，1.3電阻性負載的反射那么采用源端匹配還是終端匹配？常說采用源端匹配較好，為什么？假設源端不匹配（如傳輸線特性阻抗為50W，源內阻為10W），而終端匹配（終端負載為50W）。此時，因為傳輸線上電壓分壓的關系，終端實際電壓反而不到1V（50/60×1V=0.83V）。另外，終端常常給定的，或者是要求高阻負載，不易匹配。相反，對于1V的信號源，當源端單端匹配（50W），而終端開路時，傳輸線分壓所得的0.5V，在終端疊加成1V。當反射波返回源端時即被吸收，不再形成振鈴。因此，終端波形為1V的階躍函數。171.3電阻性負載的反射那么采用源端匹配還是終端匹配？171.4求解驅動源內阻抗 當反射波最終到達源端時，將源端的輸出阻抗作為瞬態阻抗。假設器件等效電路模型為理想電壓源與內阻串聯，如圖所示。 當它驅動一個高阻抗時，可以得到源輸出電壓。如果在輸出端串聯一個Rt=10W的小電阻，測量該電阻電壓Vt，可以計算出驅動器內阻Rs。接有終端電阻的輸出驅動器簡單模型。Rs表示驅動器內阻；Rt表示輸出端連接的終端電阻；Vo表示驅動器的開路輸出電壓；Vt表示終端電阻兩端的電壓。181.4求解驅動源內阻抗 當反射波最終到達源端時，將源端的輸1.4求解驅動源內阻抗 下圖給出了用CMOS驅動器模型仿真的輸出電壓。其中，開路電壓為3.3V連接的10W電阻兩端電壓為1.9V。由上式可以計算出內阻：10W×(3.3/1.9-1)=7.3W。驅動器分別連接電阻10kW和10W時的輸出電壓。由這兩個電壓計算驅動器內阻。191.4求解驅動源內阻抗 下圖給出了用CMOS驅動器模型仿真1.5反彈圖 進入傳輸線的實際電壓即入射電壓，入射電壓是由源電壓、內阻和傳輸線阻抗組成分壓器決定的。 如果已知傳輸線的時延TD、信號所通過各區域的阻抗和驅動器的初始電壓，就可以計算出每個交界面的反射，也可以預測出任意一點的實時電壓。 例如，源電壓是1V，內阻是10W，則實際進入時延為1ns的50W傳輸線的電壓是1V×50/(50+10)=0.84V，這個0.84V信號就是沿傳輸線傳播的初始入射電壓。201.5反彈圖 進入傳輸線的實際電壓即入射電壓，入射1.5反彈圖 假設傳輸線的末端是開路，1ns后在線末端測得開路兩端的總電壓為兩個波之和，即0.84V+0.84V=1.68V。再過1ns，0.84V反射波到達源端，再次遇到阻抗突變（內阻為10W）。源端的反射系數是(10-50)/(10+50)=-0.67，這時將有0.84V×(-0.67)=-0.56V反射回線遠端。接著，這個新產生的波又會從遠端反射回源端，即-0.56V電壓將被反射回來。這時線遠端開路處將同時測得四個波：從一次行波中得到2×0.84V=1.68V，從二次反射中得到的2×(-0.56V)=-1.12V，故總電壓為0.56V。211.5反彈圖 假設傳輸線的末端是開路，1ns后在線末端測得1.5反彈圖 -0.56V信號到達源端后仍然會再次反射，反射電壓是 -0.56V×(-0.67)=0.37V。在遠端總電壓0.56V+0.37V×2=1.32V，如此下去，反射可以用反彈圖或網格圖來表示，如圖所示。利用反彈圖或網格圖分析多次反射和遠端接收器的時變電壓。221.5反彈圖 -0.56V信號到達源端后仍然會再次反射，反1.5反彈圖 在上述情況下，內阻小于傳輸線的特性阻抗，源端出現的是負反射，這將引起通常所說的振鈴現象。下圖給出了上例中，當信號上升時間遠小于傳輸線的時延時，傳輸線遠端的電壓波形。這是考慮了所有的多次反射和阻抗突變的情況下，用SPICE仿真器來預測遠端的波形。利用網格圖仿真傳輸線遠端的電壓。用SPICE仿真得到。231.5反彈圖 在上述情況下，內阻小于傳輸線的特性阻抗，源端1.5反彈圖 圖中有兩個重要的特性： 第一，遠端的電壓最終逼近源電壓1V，因為該電路是開路的。所以，這是一個必然的結果，即源電壓最終是加在開路上。 第二，開路處的實際電壓有時大于源電壓。源電壓僅1V，然而遠端測得的最大電壓是1.68V。241.5反彈圖 圖中有兩個重要的特性：241.6反射波形仿真當終端是阻抗較復雜的器件時，電路仿真計算比較簡單。內阻10W驅動器，特性阻抗50W傳輸線，SPICE仿真中可能出現的情況。上圖是信號上升時間不同時遠端電壓；下圖是串聯的源端電阻不同時遠端電壓。251.6反射波形仿真當終端是阻抗較復雜的器件時，電路仿真計算5.6反射波形仿真

內阻、傳輸線特性阻抗、時延以及終端阻抗可以有很多種不同的組合方式，每一種都可以仿真。上圖分別給出了信號上升時間從0.1ns上升到1.5ns和源端端接阻抗從0W至90W范圍變化時，遠端信號波形的變化。

無論是使用SPICE電路仿真器還是行為級仿真器，都可以在考慮傳輸線所有特性的情況下對任意傳輸線電路的性能進行仿真。265.6反射波形仿真 內阻、傳輸線特性阻抗、時延以及終端阻抗1.7使用TDR測量反射 TDR(TimeDomainReflectometry)時域反射測量 TDR能夠發射邊沿快速上升的階躍信號，上升邊沿一般為35ps到150ps，然后測量反射的瞬態幅度，利用反射電壓得到被測器件的阻抗。可以認為TDR是一個快速階躍信號發生器和高速采樣示波器。271.7使用TDR測量反射 TDR(TimeDomai1.7使用TDR測量反射

下圖為TDR內部工作情況的示意圖。 TDR內部結構圖：一個高速脈沖發生器產生快速上升的電壓脈沖，該脈沖流經精確的50W電阻，該電阻串聯一個很短的50W同軸電纜，最后接到前面板的SMA端上。待測器件(DUTDeviceUnderTest

)則插在該SMA上。然后用高速采樣示波器測得內部總電壓并顯示。281.7使用TDR測量反射 下圖為TDR內部工作情況的示意圖1.7使用TDR測量反射 信號源輸出階躍信號約400mV，經過50W校準電阻。緊靠該電阻是測試點，高速采樣放大器測該點電壓值。一根短同軸電纜，連接到前面板SMA插頭上。DUT就插在該SMA插頭上。信號從源端注入DUT，在采樣點處探測反射信號。測試點處有兩個電阻，第一個電阻是內部校準電阻，第二個是TDR內部的傳輸線。 在測試點，測得的電壓為: 400mV×50W/(50W+50W)=200mV，并在高速采樣示波器中顯示出來。信號繼續沿內部同軸電纜到達DUT。291.7使用TDR測量反射 信號源輸出階躍信號約400mV，1.7使用TDR測量反射

如果DUT是一個50W的終端，則此處沒有反射信號，所以采樣點處僅有的電壓為前向波，其電壓恒定為200mV。

如果DUT為開路，DUT處的反射電壓為200mV。經過很短的時間后，該200mV反射信號返回到采樣點，此時測量并顯示的是200mV入射電壓與200mV反射電壓之和，即400mV。

如果DUT為短路，DUT處的反射電壓為-200mV。經過很短的時間后，該-200mV反射信號返回到采樣點，此時測量并顯示的是200mV入射電壓與-200mV反射電壓之和，即0V。301.7使用TDR測量反射 如果DUT是一個50W的終端，則1.7使用TDR測量反射當DUT開路和短路時測得的TDR相應。311.7使用TDR測量反射當DUT開路和短路時測得的TDR相1.7使用TDR測量反射

TDR可以測量出連接在儀器前端SMA插頭上的各種互連所產生的反射電壓，以及信號沿互連線傳播的過程中，在所有突變處產生反射時，該電壓隨時間的變化情況。

當需要了解自身沒有電壓源的無源互連線特性時，TDR是最合適的測量儀器。

在測量有源電路的實際電壓時，帶高阻抗探針的高速示波器則是最合適的工具。321.7使用TDR測量反射 TDR可以測量出連接在儀器前端S1.7使用TDR測量反射

當傳輸信號繼續沿DUT傳播時，如果有其它的瞬態阻抗發生改變的區域，那么新的反射電壓就會產生，此電壓將返回內部測試點處并顯示出來。 入射信號沿著互連線傳播，同時反射信號沿著互連線返回到測試點，所以從顯示器上看到的時延正好是任意突變點的往返時延。 例如，如果DUT是均勻的4in長、50W的傳輸線，因為它通常不是精確的50W。這樣，最初在DUT的入口處會有一個很小的反射電壓，而當入射信號到達遠端開路處時，就會有一個較大的反射信號返回測試點。331.7使用TDR測量反射 當傳輸信號繼續沿DUT傳播時，如1.7使用TDR測量反射

如果傳輸線DUT不是50W，那么在傳輸線DUT的兩端就會發生多次反射。TDR顯示的是所有返回內部測試點的信號的疊加。下圖給出了末端開路時，TDR對50W傳輸線DUT和15W傳輸線DUT的響應情況。左圖時基200ps/div，右圖時基5ns/div341.7使用TDR測量反射 如果傳輸線DUT不是50W，那1.8傳輸線的非故意突變 阻抗改變，必有反射。要預測阻抗突變，就要選擇合適的設計方案。 但是，即使電路板設計時采用可控阻抗互連線，信號在下列非故意情況時仍然會遇到阻抗的突變：線的末端；封裝引線；輸入門電容；信號層間的過孔；拐角；樁線（stub）；分支；測試焊盤；返回路徑上的間隙；過孔區域中的頸狀；線交叉。351.8傳輸線的非故意突變 阻抗改變，必有反射。要預測阻抗突1.8傳輸線的非故意突變 常用三種等效電路模型描述非故意突變： 短傳輸線（串聯或并聯）； 理想電容； 理想電感。 下圖給出了線兩端或中間可能的等效電路模型。 突變引起的信號失真程度受兩個最重要參數的影響：信號的上升時間（內因）和阻抗突變的大小（外因）。 電感和電容的瞬態阻抗與電流、電壓的瞬時變化率有關，因此反射系數隨信號上升時間不同而不同。反射電壓值與信號上升時間有關。361.8傳輸線的非故意突變 常用三種等效電路模型描述非故意突1.8傳輸線的非故意突變 用傳輸線電路來示例三種特殊阻抗突變的情況：短傳輸線的串聯和并聯、并聯電容、串聯電感。371.8傳輸線的非故意突變 用傳輸線電路來示例三種特殊阻抗突1.8傳輸線的非故意突變

設計一個絕對沒有反射的互連線是不可能的！ 多大的噪聲是可以接受的，多大的噪聲是過量的呢？這很大程度上取決于噪聲預算和每個噪聲源會分配多大的噪聲電壓。

只有把產生突變的物理結構轉換成相應的電路模型并進行仿真，才能充分明白這些因素以及阻抗突變所產生的影響，而經驗法則只能在問題產生時提供工程預見和大致策略。381.8傳輸線的非故意突變 設計一個絕對沒有反射的互連線是不1.8傳輸線的非故意突變 除非特別指定，根據經驗，反射噪聲應被控制在電壓擺幅的10%之內。對于3.3V信號，反射噪聲應該被控制在330mV之內。某些噪聲預算可能更加保守，反射噪聲僅分配了5%。一般來說，噪聲預算要求越嚴，解決方案就越昂貴。通常，只關心那些接近或超過信號擺幅10%的噪聲。391.8傳輸線的非故意突變 除非特別指定，根據經驗，反射噪聲1.9傳輸線多長時需要端接匹配

信號在遠端高阻抗開路端和近端低阻抗驅動間反彈。如果導線短，雖然發生反射，但它們被上升或下降沿掩蓋了。下圖為時延為上升時間20%、30%和40%時接收端波形。在遠端開路時的100MHz時鐘波形。時延超過上升時間20%時，振鈴可能引起問題。401.9傳輸線多長時需要端接匹配 信號在遠端高阻抗開路端和近1.9傳輸線多長時需要端接匹配 對于0.5ns的上升沿，當互連線時延大于0.1ns（即20%）時，所有的反射都將發生，它們每0.2ns（即往返時間）完成一個來回振蕩。如果時延遠小于上升時間，那么多次反射將被掩蓋在上升沿中，不會引起問題。但如果時延超過上升時間的20%，振鈴就開始有明顯的效果。 當傳輸線時延大于信號上升時間20%時，就要開始考慮由于導線沒有終端端接而產生的振鈴噪聲。如果傳輸線時延小于信號上升時間20%時，振鈴噪聲可以忽略，傳輸線不需要終端端接（即線較短時）。

411.9傳輸線多長時需要端接匹配 對于0.5ns的上升沿，當1.9傳輸線多長時需要端接匹配

如果上升時間是1ns，沒有終端端接的傳輸線最大時延是1ns×20%=0.2ns，在FR4中，信號傳播速度大約為6in/ns，所以沒有終端端接的傳輸線的最大長度約為6in/ns×0.2ns=1.2in。 所以為了避免反射，沒有終端端接時的傳輸線的最大長度大約為：Lenmax表示沒有終端端接的傳輸線最大長度，單位為in；RT表示信號上升時間，單位為ns。421.9傳輸線多長時需要端接匹配 如果上升時間是1ns，沒有1.9傳輸線多長時需要端接匹配

在FR4中沒有終端端接的傳輸線最大長度的英寸值等于信號上升時間的納秒值。若時鐘頻率是10MHz，時鐘周期是100ns，如果上升時間約為10ns，那么沒有終端端接時傳輸線最大長度為10in。當信號上升時間變為0.25ns，為了避免振鈴噪聲造成大的影響，沒有終端端接時傳輸線的最大長度大約為0.25in(6.35mm)！幾乎所有互連線的長度都大于這個值。所以對于目前和未來的所有產品，端接策略是必須的。431.9傳輸線多長時需要端接匹配 在FR4中沒有終端端接的1.10點到點拓撲通用源端端接策略 振鈴是由源端和遠端的阻抗突變、兩端之間不斷往復多次反射引起的。所以，至少在一端消除反射，就可以減小振鈴噪聲。

控制傳輸線一端或兩端的阻抗，從而減小反射的方法稱為傳輸線的端接。典型的方法是在重要位置上放置一個或多個電阻。 一個驅動器驅動一個接收器的情況稱為點對點的拓撲結構。下圖示例了端接點對點拓撲結構的四種方法。最常用的方法是將電阻串聯在驅動器端，這稱為源端串聯端接。端接電阻與驅動器內阻之和應等于傳輸線的特性阻抗。441.10點到點拓撲通用源端端接策略 振鈴是由源端和遠端的阻1.10點到點拓撲通用源端端接策略點對點拓撲結構四種常用端接，第一種源端最常用。451.10點到點拓撲通用源端端接策略點對點拓撲結構四種常用端1.10點到點拓撲通用源端端接策略

如果驅動器內阻為10W，傳輸線特性阻抗是50W，那么端接電阻大約為40W。驅動器產生1V信號遇到50W電阻和50W傳輸線的分壓器，這樣，0.5V將到達傳輸線。 0.5V反射信號返回源端到達串聯端接電阻時，往源端看進去的阻抗就是40W串聯電阻加上10W內阻，即50W，不會產生反射，被完全吸收。 這時在遠端看到的是1V信號而沒有反射。下圖給出了當有和沒有40W源端串聯端接時，傳輸線遠端的波形。461.10點到點拓撲通用源端端接策略 如果驅動器內阻為10W1.10點到點拓撲通用源端端接策略傳輸線分別有和沒有源端串聯端接電阻時，其遠端的快速上升邊的電壓信號。471.10點到點拓撲通用源端端接策略傳輸線分別有和沒有源端串1.10點到點拓撲通用源端端接策略 在源端，必須等待反射波的到來，等待的時間等于往返時間，所以串聯電阻之后的源端電壓將形成臺階形狀。相對于信號上升時間，往返時延越長，臺階形狀就持續的越長。下圖給出了源端測得的電壓。 只要在源端附近沒有別的接收器接收到該臺階形狀，就不會引發問題。否則就要使用其它拓撲結構和終端端接方案。481.10點到點拓撲通用源端端接策略 在源端，必須等待反射波1.10點到點拓撲通用源端端接策略下例中，都假設源阻抗已經與傳輸線的特性阻抗50W相匹配。末端是直接提升，在源端反而是臺階提升！傳輸線具有源端40W串聯電阻，隨著線長度的增加，在源端測得的100MHz時鐘信號。信號上升時間為0.5ns。491.10點到點拓撲通用源端端接策略下例中，都假設源阻抗已經1.11短串接傳輸線的反射 電路板上線條常常要通過過孔區域（過孔就是傳輸中的瓶頸），或是要在元件密集區域布線。此時線寬必然變窄，特性阻抗變大。 短傳輸線對信號影響的三個特性是（兩外因：長度、寬度，一內因：信號的上升時間）： 突變段引起的時延（TD，長度）； 突變段的特性阻抗（Z0，寬度）； 信號的上升時間（RT，上升邊）。 如果時延大于上升時間，從電氣上講突變段就較長，反射系數將很大，反射系數的作用就很明顯。501.11短串接傳輸線的反射 電路板上線條常常要通過過孔區域1.11短串接傳輸線的反射

如果線條的形狀造成阻抗從50W變為75W，反射系數將為0.2。下圖給出了一些較長的傳輸線長的突變造成的反射信號和傳輸信號。在傳輸線電路中，有一段電氣上較長且均勻的突變。當突變的阻抗變化時，傳輸線上的反射信號和傳輸信號（長串接阻抗變化單因素圖）。511.11短串接傳輸線的反射 如果線條的形狀造成阻抗從50W1.11短串接傳輸線的反射

阻抗突變引起了信號來回振蕩，從而形成了反射噪聲。這就是要設計均勻特性阻抗互連線的原因。為了保持反射噪聲低于電壓擺幅5%，就需要保證特性阻抗的變化率小于10%，這就是為什么電路板上阻抗的典型指標為±10%！521.11短串接傳輸線的反射 阻抗突變引起了信號來回振蕩，從1.11短串接傳輸線的反射一段短且均勻的突變。當突變段的時延從信號上升時間的0%上升到40%時，傳輸線上的反射信號和傳輸信號。531.11短串接傳輸線的反射一段短且均勻的突變。當突變段的時1.11短串接傳輸線的反射在中間插入一段異變傳輸線時，不管在第一個界面處發生的反射如何，它總是在與第二個界面處發生的反射大小相等，方向相反，因為Z1和Z2值互換了。這樣，如果突變段長度很短，來自兩端的反射就可以互相抵消，對信號完整性的影響就可以忽略。如上圖所示。如果突變段的時延小于信號上升時間20%，它就不會造成問題。得到相同的經驗法則，可允許的阻抗突變最大長度為： 如果突變段的時延小于信號上升時間20%，突變對信號質量造成的影響可以忽略。經驗法則：突變段的長度（in）應小于信號上升時間（ns）。 例如信號上升時間為0.5ns，則長度小于0.5in(12.7mm)的連線就不會產生信號完整性問題。541.11短串接傳輸線的反射在中間插入一段異變傳輸線時，不管1.12短樁線傳輸線的反射

傳輸線中常常加上分支使信號到達多個輸出端。如果分支很短，稱為樁線（stubs）。 因為所有的反射都必須考慮，所以樁線的影響很復雜。 信號離開驅動器后，遇到了分支點。這時信號遇到的是兩段傳輸線的并聯阻抗，此阻抗較低，所以產生的負反射將回到源端。另一部分信號將沿兩個分支繼續傳播。當樁線上的信號到達樁線末端時，它將反射回分支點。然后，再從分支點反射到樁線末端，就這樣在樁線上來回振蕩。同時，每當與分支點發生交互時，樁線中的部分信號將回到源端和遠端。每個交界處都是一個反射點。551.12短樁線傳輸線的反射 傳輸線中常常加上分支使信號到達1.12短樁線傳輸線的反射決定樁線對信號影響程度的兩個重要因素是信號上升時間和樁線的長度。假設樁線位于傳輸線的中間，并且其特性阻抗和主線的相同。圖給出了當樁線長度從上升時間20%到60%時，仿真得到的反射信號和傳輸信號。傳輸線電路中間有短樁線，而且樁線時延從信號上升時間20%到60%時，傳輸線上的反射信號和傳輸信號。561.12短樁線傳輸線的反射決定樁線對信號影響程度的兩個重要1.12短樁線傳輸線的反射 一個大致的經驗法則：如果樁線長度小于信號上升邊的空間延伸20%，其影響可以忽略。否則它對信號質量就會有很大的影響，這時必須通過仿真來估計它是否可以接受。 例如，如果驅動器的上升時間是1ns，則可以使用時延小于0.2ns的樁線，其長度大約為1in。又得到一個經驗法則：Lstubmax表示樁線可允許的最大長度，單位為in；RT表示信號上升時間，單位為ns。571.12短樁線傳輸線的反射 一個大致的經驗法則：如果樁線長1.13容性終端負載的反射 實際接收器有門輸入電容（約為2pF），另外接收器封裝引線與返回路徑間約有1pF電容，如果傳輸線末端排列三個存儲器件，則負載可能為10pF。 信號沿傳輸線到達末端理想電容時，決定反射系數的瞬態阻抗將隨時間變化：時域中電容的阻抗為：581.13容性終端負載的反射 實際接收器有門輸入電容（約為21.13容性終端負載的反射 如果信號上升時間小于電容的充電時間常數，那么最初電容器兩端的電壓將迅速上升，這時阻抗很小。隨著電容器充電，電容器兩端的電壓變化率dV/dt緩慢下降，這時電容器阻抗明顯增大。如果時間足夠長，電容器充電達到飽和，那么電容器就相當于開路。

因此反射系數隨時間變化。反射信號先下跌再上升到開路情形（相當于近于短路，凹下去，最終相當于開路）這個精確波形是由傳輸線特性阻抗、電容器電容量和信號上升時間決定。591.13容性終端負載的反射 如果信號上升時間小于電容的充電1.13容性終端負載的反射

下圖給出了電容器分別為2pF、5pF和10pF時，仿真得到的反射信號和傳輸信號的波形。對于上升時間為0.5ns的信號，當傳輸線電路遠端容性負載的電容量分別為2pF、5pF和10pF時，傳輸線上的反射信號和傳輸信號。601.13容性終端負載的反射 下圖給出了電容器分別為2pF、1.13容性終端負載的反射 傳輸電壓模式的長期效果就像是通過電阻向電容器充電。電容器對信號上升沿進行濾波，對接收端信號來說，它就相當于一個“時延累加器”。與RC電路充電方式非常相似，而RC電路中電容器兩端的電壓隨時間常數的指數增加，根據這一關系，可以估計出新信號升至幅度中間值的時延增加量，即時延累加。這時的時間常數為：

10%~90%的上升時間與時間常數的關系為：611.13容性終端負載的反射 傳輸電壓模式的長期效果就像是通1.13容性終端負載的反射在帶容性負載的傳輸線末端，電壓的變化就是對RC的充電過程，其中C是負載的電容，R即傳輸線的特性阻抗Z0，則如果傳輸線的特性阻抗為50W，電容為10pF，則10-90充電時間約為1.1ns。如果初始信號的上升時間小于1.1ns，則傳輸線末端的容性負載將占主導地位并決定接收端的上升時間。如果初始信號的上升時間大于10-90充電時間，該末端電容將使信號的上升時間累加上10-90充電時間。必須重視由傳輸線的特性阻抗和輸入接收器的容性負載決定的10-90充電上升時間。當10-90RC上升時間與初始信號的上升時間相當時，遠端的容性負載就對時序有明顯的影響。621.13容性終端負載的反射在帶容性負載的傳輸線末端，電壓的1.14連線中途的容性負載反射測試焊盤、過孔、封裝引線或中途短樁線，都起著集總電容器的作用。如果在靠近線條的前端處接有接收器，信號邊沿下滑會產生問題。631.14連線中途的容性負載反射測試焊盤、過孔、封裝引線或中1.14連線中途的容性負載反射

對于遠端，第一次經過電容的傳輸信號并沒有受到太大影響。當信號在末端發生反射后，它將向源端方向返回。這一次它到達電容器時，帶負值符號的部分信號將又反射回遠端。這些反射回接收器的信號為負電壓，使接收端信號下降形成下沖。

電容量越大，阻抗越小，負反射電壓越大，接收端的下沖也越大。上升時間越短，電容器阻抗越小，下沖就越大。

如果對于上升時間RT，電容量Cmax勉強可以接受，這時如果上升時間減小，最大可允許的電容量也必須減小。 上升時間與電容量比值的單位是歐姆，這正是時域中電容器的阻抗：641.14連線中途的容性負載反射 對于遠端，第一次經過電容的1.14連線中途的容性負載反射

因為，如果信號是線性上升邊，而且其上升時間是RT，則dV/dt等于V/RT，則電容器阻抗為：

信號上升過程中，信號路徑與返回路徑之間好像存在一個并聯阻抗Zcap，并引起反射。651.14連線中途的容性負載反射 因為，如果信號是線性上升邊1.14連線中途的容性負載反射 為了避免該阻抗造成嚴重問題，要求該阻抗大于傳輸線阻抗，即Zcap>>Z0，開始時，Zcap>5Z0 對電容器和上升時間的要求用以下公式表示：661.14連線中途的容性負載反射 為了避免該阻抗造成嚴重問題1.14連線中途的容性負載反射

如果特性阻抗是50W，則所允許的最大電容為：

為了避免容性突變造成過量的下沖噪聲，應使電容量（pF）低于信號上升時間（ns）的4倍。 這一粗略的限制說明如果系統上升時間為1ns，則不會影響信號質量的容性突變約為4pF。671.14連線中途的容性負載反射 如果特性阻抗是50W，則所1.15連線中途容性負載的時延累加

容性負載產生的第一類影響是接收端的下沖噪聲。第二類影響則是遠端信號接收時間的延遲和相應緩慢。因為電容與傳輸線如同一個RC濾波器，所以傳輸信號的10-90上升時間將增加，信號超過電壓門限50%的時間也會滯后。傳輸信號的10-90上升時間約為： 50%處的時延累加量稱為時延累加，約為：其中：RT10-90表示信號上升時間的10%到90%，單位為ns；DT表示通過電壓門限50%的時延增加量，單位為ns；Z0表示傳輸線的特性阻抗，單位為W。C表示容性突變，單位為nF。系數1/2是因為傳輸線的前一半是電容充電，后一般則使電容放電。所以使電容充電的有效阻抗實際上是特性阻抗的1/2。681.15連線中途容性負載的時延累加 容性負載產生的第一類影1.15連線中途容性負載的時延累加信號上升時間為50ps時，50W導線中的不同容性突變所引起的接收端時延增量，分別為50ps、125ps和250ps。691.15連線中途容性負載的時延累加信號上升時間為50ps時1.15連線中途容性負載的時延累加例如，50W傳輸線中，對于2pF容性突變，傳輸信號的10-90上升時間約增加50×2pF=100ps，50%門限的時延累加約為0.5×50×2pF=50ps，上圖給出了對于三個不同的容性突變，接收端信號到達50%門限時，仿真得到的上升時間和時延。很難使測試焊盤、接插件焊盤和過孔引起的容性突變低于1pF。每1pF焊盤約增加0.5×50×1pF=25ps時延。使用低特性阻抗（例如RAMBUS選擇28W）是減小時延累加影響的一種方法。對于同樣的容性突變，特性阻抗越低，時延累加就越小。701.15連線中途容性負載的時延累加例如，50W傳輸線中，對1.16拐角和過孔的影響兩個臨近的90度拐角、65mil寬的50W均勻傳輸線上TDR響應。原信號上升時間為50ps。711.16拐角和過孔的影響兩個臨近的90度拐角、65mil1.16拐角和過孔的影響任何均勻互連線中90度拐角一定會造成阻抗突變。將90度拐角變成兩個45度拐角就可以減少這種影響，而使用線寬固定的弧形拐角比其它任何形狀的效果要好得多。彎曲處的額外線寬是使拐角影響信號傳輸的唯一因素，它如同一個容性突變。正是這個容性突變引起了反射和傳輸信號的時延累加。721.16拐角和過孔的影響任何均勻互連線中90度拐角一定會造1.16拐角和過孔的影響 如果拐角處導線的線寬固定，那么整根導線的線寬沒有變化，不會產生反射。可以粗略地估計拐角處的額外金屬；右圖舉例說明了拐角是正方形的一部分。拐角肯定小于正方形，可以把它粗略近似成一個正方形金屬的一半。拐角的額外區域可簡單估計為正方形的一半相當于均勻傳輸線的中途掛了一個0.1pF的小電容731.16拐角和過孔的影響 如果拐角處導線的線寬固定，那么整1.16拐角和過孔的影響

根據正方形的電容量和導線的單位長度電容，可以估計出拐角的電容量： Ccorner=0.5×Csq=0.5×CL×w 導線的單位長度電容與特性阻抗之間的關系為：

從而拐角處的電容量大約估計為：其中： CL表示單位長度電容，單位為pF/in； W表示導線的線寬，單位為in； Z0表示導線的特性阻抗； er表示介電常數。741.16拐角和過孔的影響 根據正方形的電容量和導線的單位長1.16拐角和過孔的影響

有兩個臨近的90度拐角、65mil寬的50W均勻傳輸線實測和仿真的TDR響應。源信號的上升時間約為50ps。圖中基于0.2pF電容的仿真結果明顯略微下移。751.16拐角和過孔的影響 有兩個臨近的90度拐角、65mi1.16拐角和過孔的影響上圖對比了測量響應和中間有200fF集總電容的均勻傳輸線的仿真響應。 兩者非常吻合說明了兩個拐角造成的突變可以用一個200fF電容來模擬，它同200fF電容的簡單模型非常接近。 由此可以得到一個簡單易記的經驗法則： 50W傳輸線上一個拐角的電容量（fF，10-15F）約等于兩倍線寬(mil)。 對于高密度電路板中線寬為5mil的典型信號線，一個拐角的電容量大約為10fF(0.01pF)，該電容產生的反射噪聲如果對信號上升時間有影響，其數量級一定要在0.01/0.004≈3ps左右，而此電容引起的時延累加大約為0.5×50×0.01pF=0.25ps，所以，如果信號的上升邊大于10ps，那么5mil寬導線上拐角的電容量不太可能對信號完整性有很大的影響。761.16拐角和過孔的影響上圖對比了測量響應和中間有200f1.16拐角和過孔的影響 過孔的影響： 過孔的電容量與筒狀孔壁的尺寸，以及頂層與底層的焊盤尺寸有密切的關系，其范圍從0.1pF至大于1pF。任何與信號線連接的過孔都可以看作是容性突變。在高速串接中，是導線上信號質量的一個主要制約因素。 右圖給出了一塊10層板中15in長的均勻導線上分別有和沒有通孔時，測得的TDR響應，其中導線的阻抗為58W，線寬為8mil，信號上升時間約為50ps。導線中，SMA接插件的過孔和線上通孔的電容量均為0.4pF。771.16拐角和過孔的影響 過孔的影響： 右圖給出了一塊101.16拐角和過孔的影響 過孔可以近似為0.4pF電容，預測這單個過孔產生的時延累加大約為0.5×50×0.4=10ps，下圖說明信號的時延比沒有過孔時多9ps，與經驗法則估值接近。一個通孔和沒有孔時，沿均勻傳輸線傳播15in后的傳輸信號。圖中過孔的時延累加為9ps。781.16拐角和過孔的影響 過孔可以近似為0.4pF電容，預1.17多容性負載均勻分布有載線 如果在導線上分布了多個容性負載，而且間距小于上升邊的空間延伸，則每個容性突變處引起的反射就會相互抵消。 對于信號而言，當上升時間小于電容間的時延時，每個突變都是彼此獨立的。當上升時間大于電容間的時延時，低阻抗區域相互交迭，導線的平均阻抗下降。 在有載線上，導線單位長度電容增加，特性阻抗降低，時延變長。 均勻的無載傳輸線，特性阻抗、時延與單位長度電容和單位長度電感之間的關系為：

總時延

Z0表示無載傳輸線的特性阻抗，LL表示單位長度電感，單位為pH/in，C0L表示無載傳輸線的單位長度電容，單位為pF/in，Len表示導線長度，單位為in，TD0表示無載傳輸線的時延，單位為ps。791.17多容性負載均勻分布有載線 如果在導線上分布了多個容1.17多容性負載均勻分布有載線

若導線上每隔d1就有分布一個容性負載C1，則導線的單位長度分布電容從上升到C0L上升到(C0L+C1/d1)，從而導線的特性阻抗和時延變為：其中：Z0表示無載傳輸線的特性阻抗，單位為W；ZLoad0表示有載線的特性阻抗，單位為W；LL為單位長度電感，單位為pH/in；C0表示無載傳輸線單位長度電容，單位為pF/in；C1每個分立的電容量，單位為pF；D1表示兩個分立電容之間的距離，單位為in；Len為導線長度，單位為in；TD0表示無載傳輸線的時延，單位為ps；TDLoad為有載線區域的時延，單位為ps；

801.17多容性負載均勻分布有載線 若導線上每隔d1就有分布1.17多容性負載均勻分布有載線50W導線的單位長度電容約為3.4pF/in，當附加的分布式容性負載與此值相當時，特性阻抗和時延就有明顯的改變。隨著導線的特性阻抗的降低，用于終端端接的電阻也應隨之降低。或者采用相反的做法，在有分布式電容的區域內，通過減小線寬，使無載阻抗變大。這樣最后的效果就使得有載線的阻抗接近于期望阻抗值。811.17多容性負載均勻分布有載線50W導線的單位長度電容約1.18感性突變產生的反射

連接到傳輸線上的任何串聯連接都有相應的串聯回路電感。所有改變信號所在層的過孔、串聯終端電阻、各種接插件、每一條飛線都有一些額外的回路電感，信號把這些回路電感認為是附加在傳輸線上的突變。 如果信號路徑上存在突變，則雖然信號路徑與返回路徑間有局部互感，回路電感也主要由信號路徑上的局部自感決定。如果返回路徑上存在突變，則返回路徑上的局部互感就決定回路電感。 對于邊沿快速上升的入射信號，串聯回路電感最初像是一個高阻抗元件，所以產生返回源端的正反射。821.18感性突變產生的反射 連接到傳輸線上的任何串聯連接都1.18感性突變產生的反射

下圖給出了在返回路徑上有一小段間隙時，均勻傳輸線上的反射信號。返回路徑上的間隙造成感性突變時，均勻傳輸線上產生的TDR反射信號。信號的上升時間約為50ps。831.18感性突變產生的反射 下圖給出了在返回路徑上有一小段1.18感性突變產生的反射 上升時間為50ps的信號分別通過電感值L=0，1，5，10nH的感性突變時，在源端和接收端的信號波形。近端信號的形狀為非單調先上升后下降。這一特性不會造成SI問題，但應盡量避免，以免在近段造成誤觸發。在遠端，傳輸信號出現過沖，并有一個時延累加。841.18感性突變產生的反射 上升時間為50ps的信號分別通1.18感性突變產生的反射

按分立電感的串聯阻抗（等同于串聯電阻）突變上升到大于導線特性阻抗的20%為限，粗略地估算多大的電感算是太大。此時，反射信號大約為信號擺幅的10%，是可以允許的最大反射噪聲。（由反射系數公式，可知20％的阻抗突變引起大約10％的反射系數） 當信號的上升沿通過電感時，如果電感的阻抗小于特性阻抗，而且信號的上升沿是線性上升，則電感的阻抗約為：其中：Zinductor表示電感的阻抗，單位為W；L表示電感值，單位為nH；RT表示上升時間，單位為ns。851.18感性突變產生的反射 按分立電感的串聯阻抗（等同于串1.18感性突變產生的反射

為了確保電感的阻抗低于導線阻抗的20%，可允許的最大感性突變約為：其中：Z0表示特性阻抗，單位為W；Lmax表示允許的最大串聯電感，單位為nH；RT表示上升時間，單位為ns。

如果導線的特性阻抗為50W，信號上升時間為1ns，則可允許的最大串聯電感約為：Lmax=0.2×50×1=10nH。861.18感性突變產生的反射 為了確保電感的阻抗低于導線阻抗1.18感性突變產生的反射通過粗略的估算，50W導線上可允許最大的額外回路電感(nH)為信號上升時間(ns)的10倍。同理，如果突變處存在回路電感，為了使反射噪聲不超過噪聲預算，可允許的最短上升時間(ns)為電感值(nH)的1/10。如果接插件上殘留5nH回路電感，此接插件可使用的最短上升時間為5nH/10=0.5ns。如果信號的上升時間為0.1ns，則所有的感性突變應小于10RT=1nH。根據這個估計，就可以估算出對于同軸引線電阻和SMT終端電阻有用的上升時間。同軸引線電阻的串聯回路電感約為10nH，而SMT電阻器約為2nH。為了保證反射信號不造成問題，使用同軸引線電阻時，信號的最短上升時間約為10nH/10=1ns。而對于SMT電阻，信號的最短上升時間約為2nH/10=0.2ns。871.18感性突變產生的反射通過粗略的估算，50W導線上可允1.18感性突變產生的反射 當信號的上升時間在亞納秒區域內，同軸引線電阻應避免使用。當上升時間達到100ps時，應使用回路電感盡可能低的SMT電阻。或者使用集成到電路板上或封裝中的電阻，回路電感遠小于2nH。 感性突變會引起反射噪聲和時延累加。若輸入上升時間很短，信號的上升時間由串聯電感決定，則輸出傳輸信號的10-90上升時間約為： 時延累加：

其中：RT10-90表示傳輸信號的10-90上升時間，ns；L表示突變處的串聯回路電感，nH；Z0表示導線的特性阻抗，W；DTD表示50%處的時延累加，ns。881.18感性突變產生的反射 當信號的上升時間在亞納秒區域內1.18感性突變產生的反射例如，10nH突變使10-90信號上升時間提高到10/50=0.2ns，累加到中間點的時延約為此值的一半，即0.1ns。下圖給出了突變分別為1，5，10nH時，仿真得到的接收信號時延。對于上升時間為50ps的信號，當感性突變分別為0，1，5，10nH時，接收信號的時延累加。估計的時延累加為0，10，50，100ps。891.18感性突變產生的反射例如，10nH突變使10-90信1.19補償 設計中常常要用到專用的接插件，電路中的串聯回路電感是不可避免的。補償技術可以用來抵消部分噪聲。 讓信號感受不到大的感性突變。傳輸線可用n節LC網絡實現一階近似。這時導線任一部分的特性阻抗為： Z0表示導線的特性阻抗，W； LL表示單位長度電感，nH/in； L表示任一段導線的總電感，nH； CL表示單位長度電容， C任一段導線的總電容。901.19補償 設計中常常要用到專用的接插件，電路中的串聯回1.19補償

在感性突變兩側各加一個小電容，可以將感性突變轉變成一段傳輸線，如圖所示，電感器的視在特性阻抗為： 用于感性突變的補償電路。在感性突變兩側加足夠的電容可以使其看起來像是傳輸線的一部分。

為了最小化反射噪聲，就要找到合適的電容值，使接插件的視在特性阻抗Z1等于電路其余部分的特性阻抗Z0。 基于這個關系式，添加的電容為：C1表示附加的補償點電容。nF。L1表示突變處的電感，nH；Z0表示導線的特性阻抗，W。911.19補償 在感性突變兩側各加一個小電容，可以將感性突變1.19補償

例如，如果接插件的電感為10nH、導線的特性阻抗為50W，則所要加上的總補償電容為10/(50×50)=0.004nF=4pF。最優的補償方式是將電容分為兩部分，分別加在電感的兩側，即各為2pF。 分別在沒有接插件、無補償接插件和電感兩側分別有2pF電容的有補償接插件情況下，10nH感性突變和0.5ns信號上升時間所對應的源端和接收端的信號。921.19補償 例如，如果接插件的電感為10nH、導線的特性1.19補償這一技術適用于所有的感性突變，如過孔、電阻等。根據焊盤上的電容和電感總量，可以把實際突變看成是容性的或感性的。

互連線設計目標就是控制焊盤和其它特征部位，使它們的結構看起來像是均勻傳輸線的一部分。用這種方法，一些感性突變，如過孔的現象幾乎可以消失。931.19補償這一技術適用于所有的感性突變，如過孔、電阻等。1.20小結信號無論在何處遇到阻抗突變，就會發生反射，傳輸信號會失真。這是單一網絡信號質量問題的主要根源。一個粗略的經驗法則：只要傳輸線的長度(in)，比信號上升時間(ns)長，就需要端接，以避免過量的振鈴噪聲。源端串聯端接是點對點互連常用端接方式。添加串聯電阻，并使此電阻器與源阻抗之和等于導線的特性阻抗。對于涉足信號完整性問題的工程師而言，SPICE仿真器或行為仿真器是不可缺少的。它們可以對由于阻抗突變而產生的多次反射進行仿真。一個粗略的經驗法則：為了確保反射噪聲小于5%，應保證導線特性阻抗的變化小于10%。941.20小結信號無論在何處遇到阻抗突變，就會發生反射，傳輸1.20小結一個粗略的經驗法則：如果短傳輸線突變的長度(in)小于信號上升時間(ns)，突變造成的反射不會引發問題。一個粗略的經驗法則：如果短樁線的長度(in)小于信號上升時間(ns)，樁線造成的反射不會引發問題。導線遠端的容性負載引起時延累加，但不會引發信號質量問題。經驗法則：如果導線中途的容性突變電容量(pF)大于信號上升時間(ns)的4倍，它會造成過量的反射噪聲。導線中途容性負載所引起的時延累加(ns)約為電容量(pF)的25倍。951.20小結一個粗略的經驗法則：如果短傳輸線突變的長度(i1.20小結拐角產生電容，電容量(fF)約是線寬(mil)的兩倍。均勻分布的容性負載會降低導線的有效特性阻抗。可允許的感性突變值(nH)約為信號上升時間(ns)的10倍。在電感兩側添加電容，可以使信號誤認為遇到的是均勻傳輸線的一部分，從而把感性突變造成的影響降到最低。這種方法可以用來控制過孔，使其對于高速信號也做到幾近消失。961.20小結拐角產生電容，電容量(fF)約是線寬(mil)

傳輸線與反射9711.0引言

如果信號沿互連線傳播時所受到的瞬態阻抗發生變化，則一部分信號將被反射，另一部分發生失真并繼續傳播，這正是單一網絡中多數信號完整性問題產生的主要原因。 反射和失真使信號質量下降，看起來就像是振鈴。引起信號電平下降的下沖可能會超過噪聲容限，造成誤觸發。下圖表示短傳輸線末端由瞬態阻抗突變造成的反射噪聲。981.0引言 如果信號沿互連線傳播時所受到的瞬態阻抗發生變化1.0引言

只要信號遇到瞬態阻抗突變，反射就會發生。 反射可能發生在線末端，或者是互連線拓撲結構發生改變的地方，如拐角、過孔、T型結構、接插件等處。因此設計互連線的目的就是盡可能保持信號受到的阻抗恒定。

首先要保持互連線的特性阻抗恒定。因此，制造阻抗可控電路板變得越來越重要。

減小樁線（stub）長度、 使用菊花鏈代替分支結構、使用真正的點對點拓撲結構等設計技巧，都是為了保持瞬態阻抗恒定。

其次改進拓撲結構設計并增加分立電阻元件應對阻抗的突變，從而保證信號受到的瞬態阻抗恒定。991.0引言 只要信號遇到瞬態阻抗突變，反射就會發生。35.1阻抗變化處的反射

只要瞬態阻抗發生了改變，部分信號將沿著與原傳播方向相反的方向反射，而另一部分將繼續傳播，但幅度有所改變。將瞬態阻抗發生改變的地方稱為阻抗突變，或簡稱突變。 反射信號的量值由瞬態阻抗的變化量決定，如圖所示。如果第一個區域瞬態阻抗是Z1，第二個區域是Z2，則反射信號與入射信號幅值之比為（后面證明）：Vreflected表示反射電壓；Vincident表示入射電壓；Z1表示信號最初所在區域1的瞬態阻抗；Z2表示信號進入區域2時的瞬態阻抗；表示反射系數；1005.1阻抗變化處的反射 只要瞬態阻抗發生了改變，部分信號將1.1阻抗變化處的反射

兩個區域的阻抗差異越大，反射信號量就越大。 例如，1V信號沿特性阻抗為50W的傳輸線傳播，開始所受到的瞬態阻抗為50W，當它進入特性阻抗為75W的區域時，反射系數為： (75-50)/(75+50)=0.2，反射電壓為1V×0.2=0.2V。 信號沿傳輸線傳播時遇到阻抗突變，在突變處將產生另一個波。該波將疊加在第1個波上，向源端傳播，其幅度等于入射電壓的幅度乘以反射系數。反射系數描述了反射回源端的那部分電壓。傳輸系數描述了通過交界面進入第二區域的部分入射電壓。1011.1阻抗變化處的反射 兩個區域的阻抗差異越大1.2反射形成機理

為了減少和消除反射，在高速電路板設計中的要注意四點：使用可控阻抗互連線；傳輸線兩端至少有一端需要匹配；采用使多分支產生的影響最小化的布線拓撲結構；使幾何結構的不連續（突變）最小化。

1021.2反射形成機理 為了減少和消除反射，在高速電路板設計中1.2反射形成機理

那么為什么會產生反射呢？

為了滿足兩個重要的邊界條件！

在突變交界面處，無論是從區域1還是從區域2看過去，交界面兩側的電壓和電流都必須是相同的。

邊界處不可能出現電壓不連續，否則此處會有一個無限大電場；也不可能出現電流不連續，否則會有一個無限大的磁場。1031.2反射形成機理 那么為什么會產生反射呢？75.2反射形成機理為了維持分界面兩側的電壓和電流相等，就需要滿足關系式V1=V2，I1=I2。而I1=V1/Z1，I2=V2/Z2，同時成立，顯然，當兩個區域的阻抗不同時，這些關系式絕不可能同時成立。為了使整個系統協調穩定，區域1中產生了一個反射回源端的電壓。它的唯一目的就是吸收入射信號和傳輸信號之間不匹配的電壓和電流，如圖所示。

入射信號穿越分界面時，產生了反射電壓和電流，從而使分界面兩側的電壓和電流回路相匹配。1045.2反射形成機理為了維持分界面兩側的電壓和電流相等，就需1.2反射形成機理入射信號Vinc向著分界面傳播，而傳輸信號Vtrans向遠離分界面的方向傳播。分界面兩側電壓相同的條件：在區域1，分界處總電流由入射電流和反射電流決定，它們傳播方向相反。區域1分界面處凈電流為Iinc-Irefl。 在區域2中，電流等于Itrans。分別從分界面兩側看進去，電流相同的條件是：1051.2反射形成機理入射信號Vinc向著分界面傳播，而傳輸信1.2反射形成機理每個區域中的阻抗值為該區域中電壓與電流的比值：代入電流表達式中得：即：這就是反射系數的定義！1061.2反射形成機理每個區域中的阻抗值為該區域中電壓與電流的1.3電阻性負載的反射

傳輸線的終端匹配有三種最重要的特殊情況。假設傳輸線的特性阻抗是50W。

首先，如果傳輸線的終端為開路，即末端的瞬態阻抗是無窮大。這時反射系數為1： (無窮-50)/(無窮+50)=1。

即在開路端將產生與入射波大小相同、方向相反、返回源端的反射波。 在傳輸線的末端（開路端的總電壓），將是兩個波的疊加。一個是幅度為1V的信號向開路端傳播，同時另一個也是1V信號，但它向相反的方向傳播。因此開路端的電壓為2V。見下圖。1071.3電阻性負載的反射 傳輸線的終端匹配有三種最重要的特殊1.3電阻性負載的反射如果區域2是開路，則反射系數為1。此時開路處有兩個方向相反的波相疊加。1081.3電阻性負載的反射如果區域2是開路，則反射系數為1。此1.3電阻性負載的反射

第二種特殊情況是傳輸線的末端與返回路徑相短路，即末端阻抗為0。反射系數為-1： (0-50)/(0+50)=-1。1V入射信號到達遠端時，產生-1V反射信號向源端傳播。 短路突變處測得的電壓為入射電壓與反射電壓之和，即0V。1091.3電阻性負載的反射 第二種特殊情況是傳輸線的末端與返回1.3電阻性負載的反射 最后一種特殊情況是傳輸線末端所接阻抗與傳輸線的特性阻抗相匹配。如果傳輸線的末端連接50W電阻，則反射系數為0，此時不會存在反射電壓，50W電阻兩端的電壓就僅是入射信號。1101.3電阻性負載的反射 最后一種特殊情況是傳輸線末端所接阻1.3電阻性負載的反射 當末端為一般電阻性負載時，信號所受到的瞬態阻抗在0到無窮大之間，這樣，反射系數在-1到+1之間。下圖給出了50W傳輸線的終端電阻與反射系數之間的關系。信號從50W的區域1到區域2各種阻抗時的反射系數。1111.3電阻性負載的反射 當末端為一般電阻性負載時，信號所受1.3電阻性負載的反射 當區域2的阻抗小于區域1的阻抗時，反射系數為負，反射電壓也是負電壓。該負電壓行波將返回源端。這時電阻（負載）兩端的電壓總是小于入射電壓。1V入射信號，終端電壓值。為入射波與反射波之和。1121.3電阻性負載的反射 當區域2的阻抗小于區域1的阻抗時，1.3電阻性負載的反射那么采用源端匹配還是終端匹配？常說采用源端匹配較好，為什么？假設源端不匹配（如傳輸線特性阻抗為50W，源內阻為10W），而終端匹配（終端負載為50W）。此時，因為傳輸線上電壓分壓的關系，終端實際電壓反而不到1V（50/60×1V=0.83V）。另外，終端常常給定的，或者是要求高阻負載，不易匹配。相反，對于1V的信號源，當源端單端匹配（50W），而終端開路時，傳輸線分壓所得的0.5V，在終端疊加成1V。當反射波返回源端時即被吸收，不再形成振鈴。因此，終端波形為1V的階躍函數。1131.3電阻性負載的反射那么采用源端匹配還是終端匹配？171.4求解驅動源內阻抗 當反射波最終到達源端時，將源端的輸出阻抗作為瞬態阻抗。假設器件等效電路模型為理想電壓源與內阻串聯，如圖所示。 當它驅動一個高阻抗時，可以得到源輸出電壓。如果在輸出端串聯一個Rt=10W的小電阻，測量該電阻電壓Vt，可以計算出驅動器內阻Rs。接有終端電阻的輸出驅動器簡單模型。Rs表示驅動器內阻；Rt表示輸出端連接的終端電阻；Vo表示驅動器的開路輸出電壓；Vt表示終端電阻兩端的電壓。1141.4求解驅動源內阻抗 當反射波最終到達源端時，將源端的輸1.4求解驅動源內阻抗 下圖給出了用CMOS驅動器模型仿真的輸出電壓。其中，開路電壓為3.3V連接的10W電阻兩端電壓為1.9V。由上式可以計算出內阻：10W×(3.3/1.9-1)=7.3W。驅動器分別連接電阻10kW和10W時的輸出電壓。由這兩個電壓計算驅動器內阻。1151.4求解驅動源內阻抗 下圖給出了用CMOS驅動器模型仿真1.5反彈圖 進入傳輸線的實際電壓即入射電壓，入射電壓是由源電壓、內阻和傳輸線阻抗組成分壓器決定的。 如果已知傳輸線的時延TD、信號所通過各區域的阻抗和驅動器的初始電壓，就可以計算出每個交界面的反射，也可以預測出任意一點的實時電壓。 例如，源電壓是1V，內阻是10W，則實際進入時延為1ns的50W傳輸線的電壓是1V×50/(50+10)=0.84V，這個0.84V信號就是沿傳輸線傳播的初始入射電壓。1161.5反彈圖 進入傳輸線的實際電壓即入射電壓，入射1.5反彈圖 假設傳輸線的末端是開路，1ns后在線末端測得開路兩端的總電壓為兩個波之和，即0.84V+0.84V=1.68V。再過1ns，0.84V反射波到達源端，再次遇到阻抗突變（內阻為10W）。源端的反射系數是(10-50)/(10+50)=-0.67，這時將有0.84V×(-0.67)=-0.56V反射回線遠端。接著，這個新產生的波又會從遠端反射回源端，即-0.56V電壓將被反射回來。這時線遠端開路處將同時測得四個波：從一次行波中得到2×0.84V=1.68V，從二次反射中得到的2×(-0.56V)=-1.12V，故總電壓為0.56V。1171.5反彈圖 假設傳輸線的末端是開路，1ns后在線末端測得1.5反彈圖 -0.56V信號到達源端后仍然會再次反射，反射電壓是 -0.56V×(-0.67)=0.37V。在遠端總電壓0.56V+0.37V×2=1.32V，如此下去，反射可以用反彈圖或網格圖來表示，如圖所示。利用反彈圖或網格圖分析多次反射和遠端接收器的時變電壓。1181.5反彈圖 -0.56V信號到達源端后仍然會再次反射，反1.5反彈圖 在上述情況下，內阻小于傳輸線的特性阻抗，源端出現的是負反射，這將引起通常所說的振鈴現象。下圖給出了上例中，當信號上升時間遠小于傳輸線的時延時，傳輸線遠端的電壓波形。這是考慮了所有的多次反射和阻抗突變的情況下，用SPICE仿真器來預測遠端的波形。利用網格圖仿真傳輸線遠端的電壓。用SPICE仿真得到。1191.5反彈圖 在上述情況下，內阻小于傳輸線的特性阻抗，源端1.5反彈圖 圖中有兩個重要的特性： 第一，遠端的電壓最終逼近源電壓1V，因為該電路是開路的。所以，這是一個必然的結果，即源電壓最終是加在開路上。 第二，開路處的實際電壓有時大于源電壓。源電壓僅1V，然而遠端測得的最大電壓是1.68V。1201.5反彈圖 圖中有兩個重要的特性：241.6反射波形仿真當終端是阻抗較復雜的器件時，電路仿真計算比較簡單。內阻10W驅動器，特性阻抗50W傳輸線，SPICE仿真中可能出現的情況。上圖是信號上升時間不同時遠端電壓；下圖是串聯的源端電阻不同時遠端電壓。1211.6反射波形仿真當終端是阻抗較復雜的器件時，電路仿真計算5.6反射波形仿真

內阻、傳輸線特性阻抗、時延以及終端阻抗可以有很多種不同的組合方式，每一種都可以仿真。上圖分別給出了信號上升時間從0.1ns上升到1.5ns和源端端接阻抗從0W至90W范圍變化時，遠端信號波形的變化。

無論是使用SPICE電路仿真器還是行為級仿真器，都可以在考慮傳輸線所有特性的情況下對任意傳輸線電路的性能進行仿真。1225.6反射波形仿真 內阻、傳輸線特性阻抗、時延以及終端阻抗1.7使用TDR測量反射 TDR(TimeDomainReflectometry)時域反射測量 TDR能夠發射邊沿快速上升的階躍信號，上升邊沿一般為35ps到150ps，然后測量反射的瞬態幅度，利用反射電壓得到被測器件的阻抗。可以認為TDR是一個快速階躍信號發生器和高速采樣示波器。1231.7使用TDR測量反射 TDR(TimeDomai1.7使用TDR測量反射

下圖為TDR內部工作情況的示意圖。 TDR內部結構圖：一個高速脈沖發生器產生快速上升的電壓脈沖，該脈沖流經精確的50W電阻，該電阻串聯一個很短的50W同軸電纜，最后接到前面板的SMA端上。待測器件(DUTDeviceUnderTest

)則插在該SMA上。然后用高速采樣示波器測得內部總電壓并顯示。1241.7使用TDR測量反射 下圖為TDR內部工作情況的示意圖1.7使用TDR測量反射 信號源輸出階躍信號約400mV，經過50W校準電阻。緊靠該電阻是測試點，高速采樣放大器測該點電壓值。一根短同軸電纜，連接到前面板SMA插頭上。DUT就插在該SMA插頭上。信號從源端注入DUT，在采樣點處探測反射信號。測試點處有兩個電阻，第一個電阻是內部校準電阻，第二個是TDR內部的傳輸線。 在測試點，測得的電壓為: 400mV×50W/(50W+50W)=200mV，并在高速采樣示波器中顯示出來。信號繼續沿內部同軸電纜到達DUT。1251.7使用TDR測量反射 信號源輸出階躍信號約400mV，1.7使用TDR測量反射

如果DUT是一個50W的終端，則此處沒有反射信號，所以采樣點處僅有的電壓為前向波，其電壓恒定為200mV。

如果DUT為開路，DUT處的反射電壓為200mV。經過很短的時間后，該200mV反射信號返回到采樣點，此時測量并顯示的是200mV入射電壓與200mV反射電壓之和，即400mV。

如果DUT為短路，DUT處的反射電壓為-200mV。經過很短的時間后，該-200mV反射信號返回到采樣點，此時測量并顯示的是200mV入射電壓與-200mV反射電壓之和，即0V。1261.7使用TDR測量反射 如果DUT是一個50W的終端，則1.7使用TDR測量反射當DUT開路和短路時測得的TDR相應。1271.7使用TDR測量反射當DUT開路和短路時測得的TDR相1.7使用TDR測量反射

TDR可以測量出連接在儀器前端SMA插頭上的各種互連所產生的反射電壓，以及信號沿互連線傳播的過程中，在所有突變處產生反射時，該電壓隨時間的變化情況。

當需要了解自身沒有電壓源的無源互連線特性時，TDR是最合適的測量儀器。

在測量有源電路的實際電壓時，帶高阻抗探針的高速示波器則是最合適的工具。1281.7使用TDR測量反射 TDR可以測量出連接在儀器前端S1.7使用TDR測量反射

當傳輸信號繼續沿DUT傳播時，如果有其它的瞬態阻抗發生改變的區域，那么新的反射電壓就會產生，此電壓將返回內部測試點處并顯示出來。