二位十進制計數(shù)顯示譯碼電路實訓報告_第1頁
二位十進制計數(shù)顯示譯碼電路實訓報告_第2頁
二位十進制計數(shù)顯示譯碼電路實訓報告_第3頁
二位十進制計數(shù)顯示譯碼電路實訓報告_第4頁
二位十進制計數(shù)顯示譯碼電路實訓報告_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、二位十進制計數(shù)顯示譯碼電路一、實訓目的鞏固編譯、仿真VHDL文件的方法。掌握VHDL程序并行語句的綜合應(yīng)用。二、實訓器材計算機與Quartus II工具軟件。三、實訓指導(dǎo)(一)實訓原理純VHDL描述設(shè)計下面是一種2位十進制計數(shù)顯示譯碼電路的VHDL描述,其中2 位十進制計數(shù)是異步電路,編輯輸入下面代碼,并通過編譯與仿真。VHDL代碼如下:cnt10.vhd文件VHDL文件代碼如下:LIBRARY ieee;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_unsigned.ALL;ENTITY cnt10 ISPORT(Clrn,Clk: IN ST

2、D_LOGIC;qCoOUT STD_LOGIC_VECTOR(3 DOWNTO 0);OUT STD_LOGIC);END cnt10;ARCHITECTURE a OF cnt10 ISSIGNAL tmp:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(Clk,Clrn,tmp)BEGINIF Clrn=0 THEN tmp二0000;ELSIF(Clkevent AND Clk=1)THENIF tmp9 THEN tmp=tmp+1;ELSE tmp二0000;END IF;END IF;q=tmp;END PROCESS;Coled7s二0111

3、111”;WHEN0001=led7s二0000110”;WHEN0010二led7s二1011011”;WHEN0011二led7s二1001111”; WHEN0100二led7s=1100110; WHEN0101二led7s=1101101; WHEN0110二led7s=1111101; WHEN0111二led7s=0000111; WHEN1000二led7s=1111111; WHEN1001二led7s=1101111; WHEN OTHERS二led7s=0000000;END CASE;END PROCESS;END one;BCD_Disply.vhd文件VHDL文件代

4、碼如下:LIBRARY ieee;USE ieee.std_logic_1164.ALL;ENTITY BCD_Disply ISPORT(Clrn,Clk: IN STD_LOGIC;led7s1,led7s0: OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END BCD_Disply;ARCHITECTURE one OF BCD_Disply ISCOMPONENT cnt10PORT(Clrn,Clk: IN STD_LOGIC;q: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);Co: OUT STD_LOGIC);END COMPONENT

5、;COMPONENT decl7sPORT(a: IN STD_LOGIC_VECTOR(3 DOWNTO 0);Led7s : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END COMPONENT;SIGNAL Coi1,coi0:STD_LOGIC;SIGNAL qi1,qi0:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINcnt0:cnt10 PORT MAP(Clrn,Clk,qi0,Coi0);cnt1:cnt10 PORT MAP(Clrn,Coi0,qi1,Coi1);decl7s0:decl7s PORT MAP(qi0,Led7s

6、0);decl7s1:decl7s PORT MAP(qi1,Led7s1);END one;1.混合描述設(shè)計試用VHDL設(shè)計輸入法設(shè)計底層文件cnt10.vhd和decl7s.vhd, 再用原理圖設(shè)計輸入法設(shè)計頂層文件BCD_Disply_g。編譯仿真設(shè)計 BCD_Disply_go(二)實訓步驟1.純VHDL描述設(shè)計建立工程項目。(2)建立VHDL文件,以頂層實體名為文件名。(3)設(shè)計輸入VHDL文件。(4)編譯VHDL文件。如果有錯誤,檢查并糾正錯誤,直至最后通過。(5)仿真VHDL文件。認真核對輸入/輸出波形,檢查設(shè)計的功能正確與否。2位十進制計數(shù)顯示譯碼電路的仿真波形圖如圖2-1和2

7、-2所示。圖2-1 2位十進制計數(shù)顯示譯碼電路高位的仿真波形圖圖2-2 2位十進制計數(shù)顯示譯碼電路低位的仿真波形圖混合描述設(shè)計(1)設(shè)計輸入 cnt10.vhdo編寫cnt10.vhd文件,并以此文件建立工程,編譯通過,執(zhí)行FileGreate/UpdateGreate Symbol Files for Current File 命 令,生成符號cnt10.bsf o設(shè)計輸入decl7s.vhd文件。用同樣的方法編寫decl7s.vhd文件和生成decl7s. bsf符號。設(shè)計輸入 BCD_Disply_g.bdf 文件。另建一個工程文件夾 BCD_Disply_g,把 cnt10.vhd、cnt10.bsf、 decl7s.vhd和decl7s.bsf文件放入其中,新建一個原理圖文件 BCD_Disply_g.bdf并保存到BCD_Disply_g文件夾中,以此文件新建 工程,使用插入符號命令,出現(xiàn)選擇符

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論