1、3人投票表決電路的設計金小松 222011315220079一實驗目的、1、用VHDL語言和原理圖進行3人投票表決電路的設計 2、下載自己設計的程序并驗證其準確性-實驗內(nèi)容、1、用原理圖輸入方法設計3人投票表決電路2、用VHDL語言設計3人投票表決電路，并與原理圖設計的結果進行比較3、利用實驗板的LED顯示進行有驗證三、實驗步驟與處理過程：1、首先用原理圖輸入自己事先設計好的電路圖，其設計的輸入圖如下：2、利用輸入的原理圖編譯并生成新的圖形設計文件如下:3、進行功能編譯，得到的功能仿真圖和時序仿真圖如下:J pi1Lr20.0 ns i21.65 nsJLJLr40.0 ns iJ_11Lr6

2、0.0 ns iJLJLr80. 0 ns iJ_11Lr100.0 ns i_JLJLr120.0 : i_TLJ PS1J_l印.u ns4叫姑i j_ibu?nsau?nsi_j_iiuu，u nsLiU. U nslmii nr isiNode NameDirectionLocationI/O BankVref GroupI/O StandardRes1A aInputPIN_31LVTTL/LVCMOS (defa.2 bInputPIN_33LTTL/LVCMOS(defa.3A cInputPIN_32LVTTL/LVCMOS (defa.4講 yOutputLTTL/LVCMO

3、S(defa.5、利用VHDL語言設計3人投票表決電路。此過程中得到的編寫的程序、生成 的設計圖形、功能編譯得到的波形圖以及管腳分配圖如下所示：libr己工丫 ieee;use ieee.std_logic_1164.己11;entity voterSl ispert (a.a.: in std_logic;bb:in std_logic;cc:in std_logic;yy:cat std_logic);end voter31;己rchitectare one cf voter31 isbeginyy=(aa and bb)cr (tb and cc)cr(aa and cc); end o

4、ne;Node NameDirectionLocationI/O BankVref GroupI/O Standard:1， aaInputPIN_37LYm./LVCMOS(defe,2一 bbInputPIN_36LTTL/LVCMOSfdefa.3 ccInputPIN_39LTTL/lVCMOS(defa.4皿 yyOutputPIN_38LVTTL/LVCMOSfdefa.All Pins18.4 ns Pointer:Start:End:Master Time Bar:1.54 ns20.0 ns40.0 ns&0.0 ns80.0 ns100.0 ns120.0 nsNamed：Filter:Pins: all18. 4 rLSJ19.94 ns Interval:四、實驗體會本次實驗用時明顯較上次縮短了，上次實驗用VHDL語言設計簡單的與電 路用時一個小時。而本次采用原理圖輸入和VHDL語言設計3人投票表決電路 用時不到40分鐘。效率明顯提高了。不過此次實驗的下載和驗證內(nèi)容沒有成功 完成，可能是自己所用的實驗箱連線有問題也可能是自己有些地方?jīng)]有做正確。 這就要求