1、1 SoC簡介System on Chip，片上系統，系統級芯片是ASIC (Application Specific Integrated Circuits) 設計方法學中的新技術以嵌入式系統為核心，以IP 復用技術為基礎，集軟、硬件于一體，并追求產品系統最大包容的集成芯片定義狹義上指在一個芯片上實現信號采集、轉換、存儲、處理和I/O 等功能，包含嵌入軟件及整個系統的全部內容廣義上指一種芯片設計技術，可以實現從確定系統功能開始，到軟硬件劃分，并完成設計的整個過程。SoC的出現Flex CoreTM 系統1994 年MOTOROLA 公司用來制作基于68000TM 和Power PCTM 的定

2、制微處理器1995 年，LSILogic 公司為SONY 公司設計的SoC最早的基于IP ( Intellectual Property)核進行的SoC 設計據預測，SoC 銷售額年增長率將超過20%。 SoC技術發展的背景嵌入式系統輔助設計的物理基礎微電子技術的不斷創新和發展兼容工藝技術-將差別很大的不同種器件在同一個芯片上集成 大規模集成電路的集成度和工藝水平不斷提高進入到深亞微米和超深亞微米VLSI工藝技術器件特征尺寸越來越小，芯片規模越來越大數百萬門級的電路集成在一個芯片上計算機性能的大幅度提高軟件基礎EDA綜合開發工具的自動化和智能化程度不斷提高硬件描述語言(HDL)的發展為電子系統

3、設計提供了建立各種硬件模型的工作媒介運用VHDL等硬件描述語言不需要再像傳統的系統設計一樣，繪制龐大復雜的電路板，一點點的連接焊制，只需要使用精確的語言，綜合時序設計直接在器件庫中調用各種通用處理器的標準，然后通過仿真之后就可以直接交付芯片廠商進行生產IP復用技術SoC設計的基礎IP 模塊知識產權核（Intellectual Property）一種預先設計好，已經過驗證，具有某種確定功能的集成電路、器件或部件。芯核（CORE）：將已驗證的各種超級宏單元模塊電路制成芯核可以是：微處理器、存儲器、外設、多媒體、DSP、通信三 種不同形式軟IP 核(soft IP core)固IP 核(firm I

4、P core)硬IP 核(hard IP core)軟IP核基于IP 模塊功能的描述在抽象的較高層次上對IP 的功能進行描述已經過行為級設計優化和功能驗證以HDL 文檔的形式提交給用戶包括邏輯描述、網表，以及一些可以用于測試，但不能物理實現的文件。靈活性大可移植性好硬IP核基于IP 模塊物理結構的描述提供給用戶的形式電路物理結構掩模版圖和全套工藝文件是可以拿來就用的全套技術優點完成了全部的前端和后端設計已有固定的電路布局局和具體工藝可以確保性能縮短SoC 的設計時間缺點靈活性較差，難以移植固IP核基于IP 模塊結構的描述介于硬IP 和軟IP 之間的IP 核一般以門電路級網表和對應具體工藝網表的

5、混合形式提交用戶使用可以根據需要進行修改，使它適合某種可實現的工藝流程IP復用技術SoC 設計普遍采用基于IP 模塊的設計方法可以把注意力集中于整個系統不必考慮各個模塊的正確性和性能縮短設計時間降低設計和制造成本提高可靠性使芯片設計從以硬件為中心，逐漸轉向以軟件為中心從門級的設計，轉向IP 模塊和IP 接口級的設計常用復用方法依靠固核，將電阻晶體管級 （RTL級）描述結合具體標準單元庫進行邏輯綜合優化，形成門級網表，再通過布局布線工具最終形成設計所需的硬核在深亞微米（DSM）下很難用軟的RTL綜合方法達到設計再利設計方法從電路設計轉向系統設計設計重心原重心：邏輯綜合、門級布局布線、后模擬現重心

6、：系統級模擬，軟硬件聯合仿真，以及若干個芯核組合在一起的物理設計IP 可復用SoC技術的優點采用內部訊號的傳輸，降低耗電量。系統整合在一塊芯片上，減少體積和重量在相同面積上整合更多的功能元件和組件，豐富系統功能。芯片內部信號傳遞的距離縮短，速度提高IP模塊的出現可以減少研發成本，降低研發時間，可適度節省成本SoC技術的缺點IP核理解問題要將IP 模塊集成到SoC 中，要求設計者完全理解復雜IP 模塊的功能、接口和電氣特性，如微處理器、存儲器控制器、總線仲裁器等。時序問題隨著系統的復雜性的提高，要得到完全吻合的時序也越來越困難即使每個IP 模塊的布局是預先定義的，但把它們集成在一起仍會產生一些不

7、可預見的問題，如噪聲，這些對系統的性能有很大的影響。2 SoC設計流程SoC設計流程1功能設計設計功能、操作速度、接口規格、環境溫度及消耗功率等規格規劃軟件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC 內，哪些功能可以設計在電路板上。設計描述和行為級驗證依據功能將SOC 劃分為若干功能模塊，并決定實現這些功能將要使用的IP 核。用VHDL 或Verilog 等硬件描述語言實現各模塊的設計。利用VHDL 或Verilog 的電路仿真器，對設計進行功能驗證（function simulation，或行為驗證 behavioral simulation）。SoC設計流程2邏輯綜合使用邏輯綜合工具

8、（synthesizer）進行綜合。選擇適當的邏輯器件庫（logic cell library），作為合成邏輯電路時的參考依據。邏輯綜合得到門級網表。門級驗證是寄存器傳輸級驗證。確認經綜合后的電路是否符合功能需求一般利用門電路級驗證工具完成。此階段仿真需要考慮門電路的延遲。SoC設計流程3布局和布線布局指將設計好的功能模塊合理地安排在芯片上，規劃好它們的位置。布線則指完成各模塊之間互連的連線。各模塊之間的連線，產生的延遲會嚴重影響SOC的性能。電路仿真基于最終時序的版圖后仿真確認在考慮門電路延遲和連線延遲的條件之下，電路能否正常運作。一般是使用SDF（標準延時）文件來輸入延時信息。仿真時間將數

9、倍于先前的仿真。可測性設計技術三種方法：（1）并行直接接入技術（2）串行掃描鏈接入法（3）接入功能測試機構完整的系統級芯片測試應包括芯核內部測試，周圍邏輯電路進行跨芯核的測試，以及對用戶自定義邏輯電路的測試深亞微米SOC的物理綜合物理綜合過程分為初始規劃、RTL規劃和門級規劃三個階段初始規劃階段初始布局，將RTL模塊安置在芯片上完成I/O布局，電源線規劃根據電路時序分折和布線擁擠程度的分析，可重新劃分電路模塊頂層布線，進行模塊間的布線提取寄生參數，生成精確線網模型，確定各RTL模塊時序約束，形成綜合約束RTL規劃階段對RTL模塊進行更精確的面積和時序的估算通過RTL估算器快速生存門級網表，快速

10、布局獲得RTL模塊的更精確描述基于這種描述對布局頂層布線、管腳位置進行精細調整獲得每一RTL模塊的線負載模型和精確的各模塊的綜合約束門級規劃對每一RTL級模塊獨立地進行綜合優化，完成門級網表，最后進行布局布線對每一RTL模塊和整個芯片綜合產生時鐘樹進行時序和線扔擠度分析，如果發現問題，可進行局部修改由于物理綜合過程和前端邏輯綜合緊密相連，邏輯綜合是在布局布線的基礎上進行，因此延遲模型準確，設計反復較少設計驗證硬件/軟件協同驗證技術設計與驗證并行的模式從規格說明(Specification)確定起，采用驗證與設計并行的模式，正確預測項目時間進度，及早的發現功能Bug，及時修正RTL代碼，實現設計

11、周期的可控性，保證項目進度按時完成3Case study: Intel XScale PXA255XScale微架構處理器的時鐘可以達1GHz、功耗1.6W,并能達到1200MIPS，最高端的嵌入式處理器型號：IOP310、IOP321、PXA210 、PXA 25X、 PXA 26X、 PXA 27X采用7/8級超級流水線動態跳轉預測、分支目標緩沖器BTB(Branch Target Baffer)支持多媒體處理技術 新增乘/加器MAC、40位累加器、兼容ARM V5TE指令、特定DSP型協處理器CP0指令快存(I-Cache)： 32K字節數據快存(D-Cache)： 32K字節可以重構為

12、28K字節片內RAM微小數據快存(Mini-DCache)： 2K字節指令存儲器管理單元IMMU32路變換后備緩沖器TLB(快表)動態電源管理數據存儲器管理單元DMMU32路變換后備緩沖器TLB(快表)中斷控制器總線控制器1G字節/秒、ECC協議調試(Debug)接口：性能監控： 協處理器CP14、硬件斷點、硬件觀察點、BKPT指令、異常中斷、JTAG接口、跡緩沖器XScale的處理核技術Intel, Intel XScale and the Intel logo are trademarks or registered trademarks of Intel Corporation or i

13、ts subsidiaries in the United States or other countries.PXA255 系統特性處理器運算速度400MHz采用CPU核心板加擴展板的設計結構使調試和使用靈活方便,擴展方式得到延伸,客戶可以根據設計需要更換或升級核心板有效保護前期資源。外圍資源豐富，具有全功能串口（FFUART）、藍牙高速串口（BTUART）、SD/MMC/SDIO接口、CF卡接口、TTL電平UART接口、LCD擴展接口、電源接口、USB接口、仿真器接口、JTAG接口、總線擴展接口、AC97接口、麥克接口、耳機接口等多種接口。 PXA255系統結構圖Case study: 矽

14、統SiS550SiS550單芯片整合了X86 CPU，南橋與北橋及GUI引擎支持2D繪圖引擎、 DFP/TV輸出、DSTN、PCI/USB/IDE、六聲道音效、LPT/CIR控制器與Flash ROM的接口SiS550定位在單一用途、功能簡易的 IA產品上如I-Box上網機、Web-Pad、Thin-Client、Pocket PC與IPC等Case study : 多芯核結構ARM芯片為了增強多任務處理能力、數學運算能力、多媒體以及網絡處理能力，某些供應商提供的ARM芯片內置多個芯核常見的有ARM+DSP為增強數學運算功能和多媒體處理功能，在ARM芯片內增加DSP協處理器ARM公司的Picc

15、olo DSP芯核、OAK公司16位定點DSP芯核、TI的TMS320C5000系列DSP芯核、Motorola的56K DSP芯核等。ARM+FPGA為提高系統硬件的在線升級能力，在ARM芯片內部集成了FPGAARM+ARM為了增強多任務處理能力和多媒體處理能力，芯片內置多個ARM核Portal player 公司的PP5002內部集成了兩個ARM7TDMI 芯核可以應用于便攜式MP3播放器的編碼器或解碼器MinSpeed公司多款高速通訊芯片中集成了24個ARM7TDMI內核4 SoC設計中常用的總線結構IBM公司的CoreConnect 總線ARM公司的AMBA 總線SilicoreCor

16、p公司的Wishbone 總線Altera公司的Avalon 總線CoreConnect總線CoreConnect 總線提供了三種基本結構處理器內部總線PLB (Processor Local Bus)為總線傳輸的主要發出者和接受者之間提供高帶寬、低延遲的連接。片上外圍總線OPB (On-Chip Peripheral Bus)為連接具有不同的總線寬度及時序要求的外設和內存提供了一條途徑，并盡量減小對PLB 性能的影響。設備控制總線DCR (Device Control Register)用來規范CPU 通用寄存器設備，控制寄存器之間傳輸數據。AMBA總線AMBA 總線體系結構定義了2 種總線

17、：AHB (Advanced High-performance Bus)用于連接高性能、高吞吐率的設備，完成ARM 芯核與CPU外圍部分例如存儲通道控制器，DMA 控制器，SPI 接口等的整合。APB (Advance Peripheral Bus)專為降低功耗以及接口復雜性而設計的外圍互聯總線,它常被用于連接一些低帶寬、低速傳輸的外設Wishbone總線結構極其簡單、靈活，又完全公開、完全免費，獲得眾多支持。只定義了一種高速總線，在既需要高速總線又需要低速總線的系統中，使用兩個Wishbone 接口，比起設計兩個不同的接口要簡單些。Avalon總線Altera 公司針對FPGA而設計的一種S

18、oPC 接口標準。提供了各設備之間連接的接口，可以用于片上處理器和外設之間的連接。特點：支持SoPC，結構簡單和可參數化配置5 常用IP比較著名的IP 提供商包括：ARM、Rambus、synopsys、TTPCom、ParthusCeva、Virage Logic、Artisan、MIPS、Mentor 和Mosys 等公司。2002 年各嵌入式內核所占的市場份額。ARM處理核ARM7采用ARMV4T結構，分為三級流水，空間統一的指令與數據Cache小型、快速、低能耗、集成式RISC 內核廣泛應用于手持式計算、數據通信和消費類多媒體ARM9采用ARMV4T 結構，采用五級流水處理以及分離的C

19、ache 結構低價、低能耗、高性能系統微處理器，配有Cache、內存管理和寫緩沖。多應用于高級引擎管理、保安系統、頂置盒、便攜計算機和高檔打印機。ARM10采用ARMV5TE 結構，采用六級流水處理，指令與數據分離的Cache 結構。速度快，能夠支持多種商用操作系統，適用于高性能手持式因特網設備及數字式消費類產品。ARM11采用ARMV6 結構，采用8 級流水處理，動態分支預測與返回堆棧。6 SoC的新發展SoPCSystem on a Programmable Chip，片上可編程系統 SoC 設計依賴于固定的ASIC通常采用全定制和半定制電路設計方法，進行修改、升級花費昂貴的代價進行重復設

20、計可編程邏輯器件(PLD)的設計靈活開發周期較短規模效應具有成本優勢Altera 公司提出了基于PLD 的SoC 設計方案SoPCSoPC簡介SoC 技術和可編程邏輯技術結合的產物是一種特殊的嵌入式系統將處理器、存儲器、I/O口、LVDS、CDR等系統設計需要的東西集成到一個PLD器件上構建成一個可編程的片上系統它是SoC可以由單個芯片完成整個系統的主要邏輯功能它還是可編程系統具有靈活的設計方式，可裁減、可擴充、可升級并具備一定的系統可編程功能高靈活性、低成本SoPC的特點SoPC 結合了SoC、PLD 和FPGA 各自的優點：至少包含一個嵌入式處理器內核具有小容量片內高速RAM 資源豐富的IP Core 資源可供選擇足夠的片上可編程邏輯資源處理器調試接口和FPGA 編程接口可能包含部分可編程模擬電路單芯片、低功耗、微封裝SoPC 解決方案舉例Nios軟核Altera 發布了Nios 處理器，推出了一