1、南華大學電氣學院課程設計單片機課程設計 題 目 記憶(jy)訓練器 學院(xuyun)名稱 電氣工程學院 指導老師 黃智偉、朱衛華 班 級 通信(tng xn)工程 1101 班 學 號 20114400123 學生姓名 周 世 聞 二0一四年六月 摘 要現如今單片機在電子設計領域應用相當的廣泛，因此基于單片機的設計對我們來說越來越有實際意義。在硬件方面，此課程設計主要是以單片機為主體(zht)，附加其他的一些元器件，再通過一定的編程語言編程實現特定的記憶訓練功能。此次課設通過人為按鍵的輸入，將鍵值轉送到單片機，在單片機中進行判斷處理后，通過數碼管顯示出來，為了能過大量的存儲數據，采用SRAM

2、6264芯片作為外部數據存儲器，同時以74LS373作為鎖存器。單片機采用按鍵電平復位電路和并接12MHz晶體震蕩器、兩只電容器（30pF)的振蕩電路。在軟件方面，整個程序(chngx)包含了一個主程序與四個子程序：1位數的顯示(xinsh)子程序“P1XS”、4鍵輸入子程序“KEY4”、比較子程序“BJ”、延時子程序DELAY。關鍵詞：單片機、按鍵、顯示、編程目 錄TOC o 1-3 h u HYPERLINK l _Toc28733 1、課程設計內容(nirng)及實現功能 PAGEREF _Toc28733 3 HYPERLINK l _Toc12043 1.1、課設內容(nirng)

3、PAGEREF _Toc12043 3 HYPERLINK l _Toc25441 1.2、課設功能(gngnng) PAGEREF _Toc25441 3 HYPERLINK l _Toc6992 2、課程設計總體設計方案 PAGEREF _Toc6992 4 HYPERLINK l _Toc16162 2.1、電路設計方案 PAGEREF _Toc16162 4 HYPERLINK l _Toc20860 2.2、整體電路系統設計框圖 PAGEREF _Toc20860 5 HYPERLINK l _Toc16112 3、硬件設計 PAGEREF _Toc16112 5 HYPERLINK

4、 l _Toc28474 3.1、顯示電路 PAGEREF _Toc28474 5 HYPERLINK l _Toc476 3.1.1、數碼管簡介 PAGEREF _Toc476 6 HYPERLINK l _Toc30496 3.2、復位電路 PAGEREF _Toc30496 7 HYPERLINK l _Toc2248 3.3、時鐘電路 PAGEREF _Toc2248 9 HYPERLINK l _Toc21669 3.4、按鍵控制電路 PAGEREF _Toc21669 10 HYPERLINK l _Toc12030 3. 5、數據存儲器擴展電路 PAGEREF _Toc12030

5、 11 HYPERLINK l _Toc25812 3.5.1、74LS373性能簡述 PAGEREF _Toc25812 12 HYPERLINK l _Toc14498 3.5.2、89C51單片機功能介紹 PAGEREF _Toc14498 15 HYPERLINK l _Toc20857 3.5.3、SRAM6264簡要描述 PAGEREF _Toc20857 18 HYPERLINK l _Toc11679 4、軟件設計 PAGEREF _Toc11679 20 HYPERLINK l _Toc15071 4.1、程序流程圖 PAGEREF _Toc15071 20 HYPERLIN

6、K l _Toc11511 4.2、記憶訓練器程序 PAGEREF _Toc11511 22 HYPERLINK l _Toc19545 5、檢測與調試 PAGEREF _Toc19545 25 HYPERLINK l _Toc931 5.1、硬件調試 PAGEREF _Toc931 25 HYPERLINK l _Toc31271 5.2、軟件調試 PAGEREF _Toc31271 26 HYPERLINK l _Toc27493 6、心得體會 PAGEREF _Toc27493 26 HYPERLINK l _Toc23418 附 錄 PAGEREF _Toc23418 27 HYPER

7、LINK l _Toc14652 1、 記憶訓練器PCB圖 PAGEREF _Toc14652 27 HYPERLINK l _Toc27045 2、元器件清單 PAGEREF _Toc27045 27 HYPERLINK l _Toc16468 3、參考文獻 PAGEREF _Toc16468 28 1、課程設計內容及實現功能 1.1、課設內容(nirng) 此次課程設計要求我們熟練運用(ynyng)單片機、模電及數電等知識設計一個電路。此課程設計是用擴展外部存儲器方式設計一個記憶訓練器。為了能夠存儲大量的數據，擴展外部數據存儲器采用SRAM6264實現 1.2、課設功能(gngnng) 本

8、課設的具體功能及操作步驟如下： （1）開機后顯示“一”，按下“1”鍵后訓練測試過程開始；單片機隨機產生一個14中的數（如“3”）；使用者按下相應的數字鍵（“3”）；單片機又產生一個隨機數，并通過LED顯示器顯示出來（如“2”）；使用者要按之前出現的數字順序按下相應的數字鍵（“3、2”）；又顯示一個隨機數（如“4”）；重復步驟（5）的操作。若對了（按下“3、2、4”）則繼續；如果不對就轉向下一步；停止隨機數的產生，并顯示“二”；按下“1”鍵顯示記憶隨機數字的個數（長度）；按下“2”鍵重新開始下一輪。 2、課程設計總體設計方案2.1、電路設計方案(fng n)電路(dinl)以單片機89C51為主

9、體(zht)，74LS373芯片鎖存，SRAM6264作為外部數據存儲器，以八段的數碼管顯示，用四個開關來進行操作與控制。電路采用總線結構，將P0、P2口用于地址總線，P0口用于數據總線，采用74LS373鎖存器鎖存低8位地址信息并實現低8位地址與數據的隔離（當ALE有效時鎖存低8位地址信息）。根據課設要求采用SRAM6264芯片與89C51相連：6264的地址線A0A12接單片機的P2.4P2.0以及P0口，構成13根地址線。P0口接6264的D0D7，構成8位數據線。數據的顯示用單片機的P1口與7段數碼管相連。四個按鍵“1”、“2”、“3”、“4”接單片機的P3.0P3.3。整體電路圖如圖

10、2-1所示。圖2-1 記憶訓練器整體電路圖 2.2、整體電路系統設計框圖時鐘電路復位電路顯示電路P1 P0 ALE89C51P2.0P2.4P3.0P3.3 74LS373G6264 按鍵控制電路 圖2-2 系統設計(shj)框圖 3、硬件(yn jin)設計3.1、顯示(xinsh)電路顯示電路由89C51單片機的P1口通過一組電阻與八段的數碼管相連構成。如圖3-1所示為顯示電路部分的圖。圖3-1 顯示電路圖3.1.1、數碼管簡介(jin ji)數碼管也稱LED數碼管，LED是發光(f un)二極管Light Emitting Diode 的英文縮寫(suxi)。發光二極管是能將電信號轉化為

11、光信號的電致發光器件。是由多個條形發光二極管封裝在一起組成“8”字型的 HYPERLINK /view/481400.htm 器件。數碼管按段數可分為七段數碼管和八段數碼管，八段數碼管比七段數碼管多一個發光二極管單元（多一個小數點顯示）；按能顯示多少個（8）可分為1位、2位、3位、4位、5位、6位、7位等數碼管。8段數碼管中發光二極管的排列形狀如圖3-2（a)所示。其實物圖如圖3-2（b) 圖3-2（a) 符號與引腳圖 圖3-2（b) LED數碼管實物圖在使用中，為了給發光二極管加驅動電壓，他們應有一個公共引腳，按照公共引腳的連接方式可分為共陽極數碼管和共陰極數碼管。共陽數碼管是指將所有發光二

12、極管的陽極接到一起形成公共陽極(COM)的數碼管，共陽數碼管在應用時應將公共極COM接到+5V，如圖3-3（a)所示。當某一字段發光二極管的陰極為低電平時，相應字段就點亮，當某一字段的陰極為高電平時，相應字段就不亮。共陰數碼管是指將所有發光二極管的陰極接到一起形成公共陰極(COM)的數碼管，共陰數碼管在應用時應將公共極COM接到地線GND上，如圖3-3（b)所示。當某一字段發光二極管的陽極為高電平時，相應字段就點亮，當某一字段的陽極為低電平時，相應字段就不亮。 圖3-3（a) 共陽極(yngj)接法 圖3-3（a) 共陰極接法數碼管工作電壓低，驅動電流適中。每段工作電流為510mA，一只數碼管

13、的7段LED全亮需要(xyo)電流3570mA。這樣大的電流需要由驅動電路提供，因此，使用時需要注意數碼管的驅動問題。一般來說，LED數碼管要正常(zhngchng)顯示，就要用驅動電路來驅動數碼管的各個段碼，從而顯示出我們要的數字，因此根據LED數碼管的驅動方式的不同，可以分為靜態式和動態式兩類。靜態顯示：靜態驅動也稱直流驅動。靜態驅動是指每個數碼管的每一個段碼都由一個單片機的I/O端口進行驅動，或者使用如BCD碼二-十進制譯碼器譯碼進行驅動。LED數碼管動態顯示接口是單片機中應用最為廣泛的一種顯示方式之一，動態驅動是將所有數碼管的8個顯示筆劃a,b,c,d,e,f,g,dp的同名端連在一起

14、，另外為每個數碼管的公共極COM增加位選通控制電路，位選通由各自獨立的I/O線控制。動態顯示具有硬件簡單，功耗低和顯示靈活性強等優點，但動態顯示增加了驅動軟件的復雜性，且顯示亮度低。 3.2、復位電路復位電路用于產生復位信號，通過RST引腳送入單片機，進行復位操作。復位電路的好壞直接影響單片機系統工作的可靠性，因此，我們因重視復位電路的設計。此次的課程設計采用的是按鍵電平(din pn)復位方式。目前(mqin)，在單片機系統中共使用過4種類型的復位電路，他們分別為：積分電路型、微分電路型、比較器型與看門狗型。89C51基本復位電路有上電復位、按鍵(n jin)電平復位等上電復位：上電瞬間，電

15、容充電電流最大，電容相當于短路，RST端為高電平，自動復位；電容兩端的電壓達到電源電壓時，電容充電電流為零，電容相當于開路，RST端為低電平，程序正常運行。比較簡單的上電復位電路如圖3-4所示。圖3-4 上電復位電路圖2、手動復位：首先經過上電復位，當按下按鍵時，RST直接與VCC相連，為高電平形成復位，同時電解電容被短路放電；按鍵松開時，VCC對電容充電，充電電流在電阻上，RST依然為高電平，仍然是復位，充電完成后，電容相當于開路，RST為低電平，正常工作。手動復位有電平方式和脈沖方式兩種。其中按鍵電平方式電路如圖3-5所示。圖3-5 按鍵電平復位電路圖對于復位操作，可以為一些專用(zhun

16、yng)的寄存器設置初始狀態、PSW清零、將0000H賦值給程序計數器PC以及為芯片的某一些引腳設置電平狀態等內容。在復位操作后，部分專用寄存器（SFR）的初始化狀態如表3-1所示。表3-1 部分專用(zhunyng)寄存器初始化狀態特殊功能寄存器初始狀態特殊功能寄存器初始狀態A00HTMOD00HB00HTCON00HPSW00HTH000HSP07HTL000HDPL00HTH100HDPH00HTL100HP0P3FFHSBUF*BIP*00000BSCON00HIE0*00000BPCON0*B3.3、時鐘(shzhng)電路單片機本身是一個復雜的同步時序系統，為了保證同步工作方式的實

17、現，單片機必須具有時鐘信號，使其系統在時鐘信號的控制下按時序協調工作。單片機的時鐘電路有震蕩電路和分頻電路組成，其中震蕩電路由反相器以及并聯外接的石英晶體與電容構成，用于產生震蕩脈沖。而分頻電路則用于把震蕩脈沖分頻，已得到所需要的時鐘脈沖信號。在振蕩電路中，高增益反相放大器輸入端為引腳XTAL1，輸出端為引腳XTAL2。用12MHz的石英晶體振蕩器和兩個30pF的電容組成一個晶體振蕩器電路，為片內放大器提供正反饋和振蕩所需的相移條件，從而構成一個穩定的自激振蕩器。電路圖如圖3-6圖3-6 晶體(jngt)震蕩電路圖震蕩電路產生的震蕩信號并不直接為單片機所用，而是要進行分頻，經過分頻后才得到(d

18、 do)單片機的各種時鐘信號。震蕩脈沖經二分頻后作為系統的時鐘信號，在二分頻的基礎上再三分頻產生ALE信號，在二分頻的基礎上再進行六分頻得到機器周期信號。如圖3-7所示。圖3-7 時鐘(shzhng)電路框圖 3.4、按鍵控制電路按鍵控制電路是整個電路的操作控制部分，由4個按鈕一端并聯接地，另外一端連接單片機的P3.0P3.3口，同時通過電阻與電源相連。通過按鈕的操作，在單片機內形成一個按鍵值，進行程序的判斷與執行。按鍵控制電路的電路連接圖如圖3-8所示。圖3-8 按鍵(n jin)控制電路圖3. 5、數據(shj)存儲器擴展電路單片機的系統擴展是以單片機為核心進行的，擴展是通過系統總線進行的

19、。并行(bngxng)擴展總線包括3個組成部分：地址總線、數據總線、控制總線。地址總線（AB）傳送的是地址信號，地址信號只能從單片機往外送。由圖3-9可知，在本電路中，地址信號由P0口與P2.0P2.4傳輸。數據總線（DB）用于傳送數據、狀態、指令和命令。數據總線是雙向的。數據總線位數應與單片機字長一致。89C51單片機為8位字長，所以數據總線的位數也應該是8位。由圖3-9得，數據的傳輸通過P0口進行的。由于P0口即傳送地址又傳送數據，所以必須采用分時系統對它上面的地址與數據進行分離。因此我們增加一個8位的鎖存器（74LS373），并以ALE作為鎖存控制信號，在CPU送出地址時，ALE正好有效

20、?？刂瓶偩€(zn xin)（CB）為單片機提供一些控制信號線。圖3-9 外部數據(shj)存儲器擴展電路圖3.5.1、74LS373性能(xngnng)簡述74LS373是常用的地址鎖存器芯片，它實質是一個是帶三態緩沖輸出的8D觸發器，在單片機系統中為了擴展外部存儲器，通常需要一塊74LS373芯片。 當三態允許控制端 OE 為低電平時，O0O7 為正常邏輯狀態，可用來驅動負載或總線。當 OE 為高電平時，O0O7 呈高阻態，即不驅動總線，也不為總線的負載，但鎖存器內部的邏輯操作不受影響。當鎖存允許端 LE 為高電平時，O 隨數據 D 而變。當 LE 為低電平時，O 被鎖存在已建立的數據電平。

21、當 LE 端施密特觸發器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400mV當74LS373用作地址鎖存器時，應使OE為低電平，此時鎖存使能端C為高電平時，輸出Q0Q7狀態與輸入端D1D7狀態相同；當C發生負的跳變時，輸入端D0D7數據鎖入Q0Q7。51單片機的ALE信號可以直接與74LS373的C連接。在MCS-51單片機系統中，常采用74LS373作為地址鎖存器使用。其中輸入端1D8D接至單片機的P0口，輸出端提供的是低8位地址，G端接至單片機的地址鎖存允許信號ALE。輸出允許端OE接地，表示輸出三態門一直打開。其內部邏輯電路如圖3-10所示。圖3-10 74ls373內部(nib)邏

22、輯結構圖如圖3-11所示為74LS373管腳排列(pili)圖。圖3-11 74LS373管腳排列(pili)圖如圖3-12所示為74LS373硬件(yn jin)封裝圖。圖3-12 74LS373硬件(yn jin)封裝圖其電氣特性及參數設計如圖3-13所示。3-13（a) 參數設計圖3-13（b) 電氣(dinq)特性 在表3-1中可以清楚(qng chu)的看到74LS373各輸入與輸出之間的關系，這些關系為我們對此芯片的運作的了解提供了基礎。表3-1 74LS373真值表：DnLEOEQnHHLHLHLLXLLQ0XXH高阻態L低電平；H高電平；X不定(bdng)態；Q0建立穩態前Q的

23、電平； 3.5.2、89C51單片機功能介紹AT89C51是美國ATMEL公司生產的低電壓，高性能COMS8位單片機，片內含4Kbytes的可反復擦寫的只讀程序存儲器（PEROM）和128bytes的隨機存取數據(shj)存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術生產，兼容標準MCS-51指令系統，片內置通用8位中央處理器（CPU）和Flash存儲單元，功能強大AT89C51單片機可為您提供許多高性價比的應用場合，可靈活應用于各種控制領域。AT89C51提供的標準功能有：4K字節Flash閃速存儲器，128字節內部RAM，32個I/O口線，兩個16位定時/計數器，一個5

24、向量兩級中斷結構，一個全雙工串行通信口，片內振蕩器及時鐘電路。同時，AT89C51可降至0Hz的靜態邏輯操作，并支持兩種軟件可選的節電工作模式?？臻e方式停止CPU的工作，但允許RAM，定時/計數器。串行通信口及中斷系統繼續工作。掉電方式保存RAM中的內容，但振蕩器停止工作并禁止其它所有(suyu)部件工作直到下一個硬件復位。AT89C51 CPU框圖(kungt)如圖3-14所示。圖3-14 CPU框圖(kungt)此器件(qjin)的引腳封裝圖如圖3-15所示。圖3-15 引腳圖在圖3-15中有許多的引腳，其引腳的功能(gngnng)說明如下：VCC：電源(dinyun)電壓GND：地P0口

25、：P0口是一組8位漏極開路型雙向I/O口，也即地址/數據總線復用口。作為輸出口用時，每位能吸收電流(dinli)的方式驅動8個TTL邏輯門電路，對端口寫“1”可作為高阻抗輸入端用；在訪問外部(wib)數據或程序存儲器時，這組口線分時轉換地址（低8位）和數據總線復用，在訪問期間即或內部上拉電阻。P1口：P1是一個帶有內部上拉電阻的8位雙向I/O口，P1的輸出緩沖級可驅動（吸收或輸出電流）4個TTL邏輯門電路。作輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（IIL）。P2口：P2是一個帶有內部上拉電阻的8位雙向I/O口，P2的輸出緩沖級可驅動（吸收或輸出電流）4個TT

26、L邏輯門。P3口：P3口是一組帶有內部上拉電阻的8位雙向I/O口。P3口輸出緩沖級可驅動（吸收或輸出電流）4個TTL邏輯門電路。RET：復位輸入。ALE/PROG：當訪問外部程序存儲器或數據存儲器時，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節。每當訪問外部數據存儲器時將跳過一個ALE脈沖。PSEN：程序儲存允許（PSEN）輸出是外部程序存儲器的讀選通信號，當AT89C51由外部程序存儲器取指令（或數據）時，每個機器周期兩次PSEN有效，即輸出兩個脈沖。EA/VPP：外部訪問允許。XTAL1：振蕩器反相放大器及內部時鐘發生器的輸入端。XTAL2：振蕩器反相放大器的輸出端。Ready/

27、BUSY：字節編程的進度可通過RDY/BSY輸出信號監測。同時我們應該注意的是，為了避免上電時的“latch-up”效應，任意管腳（Vpp除外)上的電壓任何時候都不能高于Vcc+0.5V，低于Vcc-0.5V3.5.3、SRAM6264簡要(jinyo)描述6264是一種(y zhn)8K8的靜態存儲器，其內部組成(z chn)如圖3-10（a）所示，主要包括512128的存儲器矩陣、行列地址譯碼器以及數據輸入輸出控制邏輯電路。地址線13位，其中A12A3用于行地址譯碼，A2A0和A10用于列地址譯碼。在存儲器讀周期，選中單元的8位數據經列I/O控制電路輸出；在存儲器寫周期，外部8位數據經輸入

28、數據控制電路和列IO控制電路，寫入到所選中的單元中。6264有28個引腳，如圖3-10（b）所示，采用雙列直插式結構，使用單一5 V電源。 圖3-10（a) 6264內部結構圖 圖3-10（b) 6264引腳圖6264的引腳有一些特殊，體現在還有一個CS引腳需要接高電平。6264各引腳功能：Intel 6264的容量為8KB，是28引腳雙列直插式芯片，采用CMOS工藝制造A12A0（address inputs）：地址線，可尋址8KB的存儲空間。D7D0（data bus）：數據線，雙向，三態。OE（output enable）：讀出允許信號，輸入，低電平有效。WE（write enable）

29、：寫允許信號，輸入，低電平有效。CE1（chip enable）：片選信號1，輸入，在讀/寫方式時為低電平。CE2（chip enable）：片選信號2，輸入，在讀(zi d)/寫方式時為高電平。VCC：+5V工作電壓。GND：信號(xnho)地。Intel 6264的操作(cozu)方式由OE,WE, CE1 , CE2的共同作用決定寫入：當WE和CE1為低電平，且OE和CE2為高電平時，數據輸入緩沖器打開，數據由數據線D7D0寫入被選中的存儲單元。讀出：當OE和CE1為低電平，且WE和CE2為高電平時，數據輸出緩沖器選通，被選中單元的數據送到數據線D7D0上。保持：當CE1為高電平，CE2

30、為任意時，芯片未被選中，處于保持狀態，數據線呈現高阻狀態。RAM存儲器有讀出、寫入和維持3種工作方式，工作方式的控制見表3-2。表3-2 6264芯片工作方式的控制工作方式RAM芯片的控制信號D0D7禁止000不允許和同時為零讀出001數據讀出寫入010數據寫入選通011芯片選通，輸出高阻態未選通1芯片未選通 4、軟件設計4.1、程序(chngx)流程圖記憶(jy)訓練器的主程序流程如圖4-1所示。開始啟動定時器數據長度=0RAM地址=0讀按鍵值YNN是“1”鍵？Y是“2”鍵？讀定時器取隨機數NY是“1”鍵？將隨機數存入外部存儲器RAM中顯示數據長度位數數據地址+1（RAM地址+1）讀按鍵值N

31、Y顯示隨機數比較成功？調“輸入與RAM數據比較”子程序圖4-1 記憶(jy)訓練器主程序流程圖記憶訓練器中的比餃子程序流程圖如圖4-2所示。RAM地址=0數據長度=0從RAM中取數讀取鍵盤鍵值RAM地址+1數據長度+1按鍵值=RAM值？到數據最大長度？將A置0將A置為FFH；將數據長度保存到31H單元中返回 圖4-2 比較(bjio)子程序流程圖 4.2、記憶(jy)訓練器程序記憶(jy)訓練器程序分為主程序和4個子程序。主程序完成開機(ki j)顯示“一”，等待開始鍵按下，產生14的隨機數，存入(cn r)外存儲單元，顯示、調用比較程序，判斷輸入的鍵值是否與產生的隨機數序列一致。如果一致則繼

32、續；如果不一致，顯示出錯信息“E”，此時按下“1”鍵顯示記憶的位數。再按“2”鍵重新開始。子程序有四個：（1）1位數的顯示子程序“P1XS”，實現1位數的顯示；（2）4鍵輸入子程序“KEY4”，實現4個按鍵輸入的判別；比較子程序“BJ”，將順序輸入出現過的數字依次與存入的數據比較。延時子程序DELAY，實現按鍵的軟件消抖。設置程序的主程序單元的分配：41H為數據個數計數值地址，30H為外存數據臨時存放地址，31H為比較數據的長度地址。ORG 0000HSTART MOV DPTR,#0 SETB TR0 MOV P1,#0FFH MOV 41H,#0 MOV 31H,#0 MOV P1,#0B

33、FH LCALL KEY4LO1: MOV A,TL0 ANL A,#03H INC A MOV DPH,#0 MOV DPL,#41H INC 41H MOV P1,#0FFH LCALL DELAY LCALL DELAY LCALL P1XS LCALL BJ JZ LO1LO2: LCALL KEY4 CJNE A,#1,LO3LO4: MOV P1,#0FFH LCALL DELAY LCALL DELAY MOV A,31H SWAP A ANL A,#0FH LCALL P1XS LCALL DELAY MOV A,31H ANL A,#0FH LCALL P1XS LCALL

34、DELAY DJNZ R3,LO4 MOV P1,#0F6H LJMP LO2LO3: CJNE A,#2,LO2 LJMP START;RAM保存(bocn)的數據與鍵盤輸入數據比較子程序：BJ: MOV DPTR,#0 MOV R0,41HBJ3: MOVX A,DPTR MOV 30H,ABJ1: LCALL KEY4 CJNE A,#0,BJ2 LJMP BJ1BJ2: CJNE A,30H,BJ4 INC DPTR DJNZ R0,BJ3 MOV 31H,41H MOV A,#0 SJMP BJ5BJ4: MOV A,#0FFHBJ5: RET;按鍵(n jin)讀入子程序： MOV

35、 A,#0 JB P3.0,KEY2 LCALL DELAY JB P3.0,KEY2 JNB P3.0,$ MOV A,#1 SJMP KEYHKEY2: JB P3.1,KEY3 LCALL DELAY JB P3.1,KEY3 JNB P3.1,$ MOV A,#2KEY3: JB P3.2,KEY3 LCALL DELAY JB P3.2,KEY3 JNB P3.2,$ MOV A,#3KEY4: JB P3.3,KEY3 LCALL DELAY JB P3.3,KEY3 JNB P3.3,$ MOV A,#4KEYH: RET;P1口顯示(xinsh)子程序：P1XS: MOV DP

36、TR,#P1TAB MOV B,A ANL A,#0FH MOVC A,A+DPTR MOV P1,A MOV A,B RETP1TAB: DB 0C0H,0F9H,0A4H,0B0H DB 99H,92H,82H,0F8H DB 80H,90H,88H,83H DB 0C6H,0A1H,86H,8EHDELAY: MOV R6,#14DEL1: MOV R7,#0FFHDEL0: NOP DJNZ R7,DEL0 DJNZ R6,DEL1 RET END 5、檢測(jin c)與調試 5.1、硬件(yn jin)調試 在此次課程設計中，以上的論述都是理論上的描述。而硬件電路在我看來是最基礎也是最考驗我們動手能力和基礎